公开(公告)号：MX2017004530A

公开(公告)日：2017-06-07

申请号：MX2017004530

申请日：2015-09-14

Applicant: IBM

Inventor： CHARLES GAINEY (FINADO) ,  CHRISTIAN JACOBI ,  BERND NERZ ,  FRANK LEHNERT ,  JONATHAN DAVID BRADBURY ,  DAMIAN OSISEK ,  FADI YUSUF BUSABA ,  TIMOTHY SLEGEL ,  DAN GREINER ,  DONALD WILLIAM SCHMIDT ,  JEFFREY PAUL KUBALA ,  LISA HELLER ,  MARK FARRELL

IPC: G06F13/26 ,  G06F9/48

Abstract: Un sistema y método para implementar un enrutamiento de prioridad modificada de una interrupción de entrada/salida (I/O). El sistema y método determinan si la interrupción de I/O está pendiente para un núcleo y si cualquiera de una pluralidad de tareas de huésped del núcleo está habilitada para procesamiento de tarea de huésped de la interrupción de acuerdo con la determinación de que la interrupción de I/O está pendiente. Además, el sistema y método determinan si al menos una de la pluralidad de tareas de huésped habilitadas para procesamiento de tarea de huésped está en un estado de espera y, de acuerdo con la determinación de que dicha al menos una de la pluralidad de tareas de huésped habilitada para procesamiento de tarea de huésped está en el estado de espera, enrutan la interrupción de I/O a una tarea de huésped habilitada para procesamiento de tarea de huésped y en el estado de espera.

公开(公告)号：GB2517876B

公开(公告)日：2017-03-22

申请号：GB201500043

申请日：2013-05-20

Applicant: IBM

Inventor： BRIAN ROBERT PRASKY ,  ALEXANDER VASILEVSKIY ,  JAMES JOSEPH BONANNO ,  JORAN SIU ,  MARCEL MITRAN ,  TIMOTHY SLEGEL

IPC: G06F9/38 ,  G06F9/30

公开(公告)号：GB2539601A

公开(公告)日：2016-12-21

申请号：GB201617085

申请日：2015-02-23

Applicant: IBM

Inventor： DAN GREINER ,  TIMOTHY SLEGEL ,  CHRISTIAN JACOBI ,  DONALD WILLIAM SCHMIDT ,  MARCEL MITRAN ,  CHARLES GAINEY JR

IPC: G06F9/30 ,  G06F9/38

Abstract: A delay facility is provided in which program execution may be delayed until a predefined event occurs, such as a comparison of memory locations results in a true condition, a timeout is reached, an interruption is made pending or another condition exists. The delay facility includes one or more compare and delay machine instructions used to delay execution. The one or more compare and delay instructions may include a 32-bit compare and delay (CAD) instruction and a 64-bit compare and delay (CADG) instruction.

公开(公告)号：MX2016012532A

公开(公告)日：2016-12-20

申请号：MX2016012532

申请日：2015-03-06

Applicant: IBM

Inventor： GREINER DAN ,  SCHMIDT DONALD WILLIAM ,  OSISEK DAMIAN LEO ,  FADI YUSUF BUSABA ,  CHARLES GAINEY ,  MARK FARRELL ,  JEFFREY PAUL KUBALA ,  JONATHAN DAVID BRADBURY ,  LISA CRANTON HELLER ,  TIMOTHY SLEGEL ,  CHRISTIAN JACOBI

IPC: G06F9/48 ,  G06F9/30 ,  G06F9/455 ,  G06F9/50

Abstract: Las modalidades se refieren a subprocesamiento múltiple en una computadora. Un aspecto es una computadora que incluye una configuración que tiene un núcleo que incluye subprocesos físicos y es operable en modos de subprocesamiento individual (ST) y subprocesamiento múltiple (MT). La computadora también incluye un programa anfitrión configurado para ejecutarse en el modo ST en el núcleo para emitir una instrucción de inicio de ejecución virtual (inicio de VE) para distribuir una entidad invitada que incluye una máquina virtual (VM) invitada. La instrucción de inicio de VE se ejecuta por el núcleo e incluye obtener una descripción de estado, que tiene un estado de invitado, desde una ubicación especificada por la instrucción de inicio de VE. La ejecución incluye determinar, con base en el estado de invitado, si la entidad invitada incluye un subproceso invitado individual o múltiples subprocesos invitados, e iniciar los subprocesos invitados en el modo MT o modo ST con base en el estado de invitado y una determinación de si la entidad invitada incluye un subproceso invitado individual o múltiples subprocesos invitados.

公开(公告)号：BR112016022285B1

公开(公告)日：2022-10-04

申请号：BR112016022285

申请日：2015-03-17

Applicant: IBM

Inventor： DAN F GREINER ,  MARK S FARRELL ,  DAMIAN LEO OSISEK ,  DONALD WILLIAM SCHMIDT ,  FADI YUSUF BUSABA ,  JEFFREY PAUL KUBALA ,  JONATHAN DAVID BRADBURY ,  LISA CRANTON HELLER ,  TIMOTHY SLEGEL ,  CHARLES GAINEY JR

IPC: G06F9/50 ,  G06F9/38

Abstract: EQUIPAMENTO DE COMPUTADOR, MÉTODO E PROGRAMA PRODUTO DE COMPUTADOR PARA RECUPERAÇÃO DA INFORMAÇÃO DA CAPACIDADE MULTITAREFA. As concretizações se relacionam à recuperação da informação da capacidade multitarefa. Um aspecto é um sistema ou equipamento de computador que inclui uma configuração com um ou mais núcleos configuráveis entre o modo de tarefa única (ST) e o modo multitarefa (MT). O modo ST endereça um segmento primário e o modo MT endereça um ou mais segmentos secundários em recursos compartilhados de cada núcleo. O sistema de computador inclui também um recurso multitarefa configurado para controlar a utilização da configuração para realizar um método que inclui a execução, pelo núcleo, de uma instrução de recuperação da informação da capacidade multitarefa. A execução inclui a obtenção de informação de identificação do segmento que identifica a capacidade multitarefa da configuração, e o armazenamento da informação de identificação do segmento obtida.

公开(公告)号：GB2596007B

公开(公告)日：2022-09-07

申请号：GB202113006

申请日：2020-02-14

Applicant: IBM

Inventor： TIMOTHY SLEGEL ,  JONATHAN DAVID BRADBURY ,  BRUCE CONRAD GIAMEI ,  JAMES MULDER ,  PETER JEREMY RELSON

IPC: G06F12/14

Abstract: Detection of alteration of storage keys used to protect memory includes determining whether a storage key alteration event has occurred within a processor of a computing environment. The determining includes checking whether one or more selected fields of a storage key have been updated. The storage key is associated with a block of memory and controls access to the block of memory. Based on the checking indicating that the one or more selected fields of the storage key have been updated, a storage key alteration event has been detected. Based on determining the storage key alteration event has occurred, a notification is provided.

公开(公告)号：BR112016021217B1

公开(公告)日：2022-08-09

申请号：BR112016021217

申请日：2015-03-11

Applicant: IBM

Inventor： ERIC MARK SCHWARZ ,  FADI YUSUF BUSABA ,  MICHAEL KARL GSCHWIND ,  TIMOTHY SLEGEL ,  VALENTINA SALAPURA ,  CHRISTIAN JACOBI ,  HAROLD WADE CAIN III

IPC: G06F12/08 ,  G06F9/38 ,  G06F9/46

Abstract: AUMENTO DE PROTOCOLO DE COERÊNCIA PARA INDICAR O ESTADO DA TRANSAÇÃO. Concretizações referem-se à implementação de um protocolo de coerência. Um aspecto inclui o envio de um pedido de dados a um processador remoto e receber, por um processador, uma resposta do processador remoto. A resposta tem um estado de transação de uma transação remota no processador remoto. O processador adiciona o estado de transação da transação remota no processador remoto em uma tabela de rastreamento de interferência de transação local.

公开(公告)号：BR112019007567B1

公开(公告)日：2022-07-05

申请号：BR112019007567

申请日：2017-10-02

Applicant: IBM

Inventor： DAN GREINER ,  TIMOTHY SLEGEL ,  CHRISTIAN ZOELLIN ,  VOLODYMYR PAPROTSKI ,  TAMAS VISEGRADY ,  REINHARD THEODOR BUENDGEN ,  JANATHAN BRADBURY ,  ADITYA NITIN PURANIK ,  CHRISTIAN JACOBI

IPC: H04L9/06 ,  H04L9/32

Abstract: Uma instrução para executar cifragem e autenticação é executada. A execução inclui a cifragem de um conjunto de dados fornecidos pela instrução para obter dados cifrados e colocar os dados cifrados em um local designado. Ela inclui ainda a autenticação de um conjunto de dados adicional fornecido pela instrução, em que a autenticação gera pelo menos uma parte de uma etiqueta de autenticação de mensagens. Pelo menos uma parte da etiqueta de autenticação de mensagens é armazenada em um local.

公开(公告)号：BR112021008844A2

公开(公告)日：2021-08-17

申请号：BR112021008844

申请日：2019-11-05

Applicant: IBM

Inventor： ADITYA NITIN PURANIK ,  BRUCE CONRAD GIAMEI ,  CHRISTIAN GERHARD ZOELLIN ,  CHRISTIAN JACOBI ,  DONALD WILLIAM SCHMIDT ,  JONATHAN BRADBURY ,  MARK FARRELL ,  MARTIN RECKTENWALD ,  TIMOTHY SLEGEL

IPC: G06F9/30

Abstract: instrução de separação e fusão para um processador de propósito geral. uma instrução de separar listas é provida para executar uma operação de separação e/ou uma fusão. a instrução é uma instrução de máquina de arquitetura de uma arquitetura de conjunto de instruções e é executada por um processador de propósito geral do ambiente de computação. a execução inclui separar uma pluralidade de listas de entrada para obter uma ou mais listas de saída separadas, que são transmitidas.

公开(公告)号：IL283617D0

公开(公告)日：2021-07-29

申请号：IL28361721

申请日：2021-06-01

Applicant: IBM ,  BRUCE C GIAMEI ,  MATTHIAS KLEIN ,  TIMOTHY SLEGEL ,  MARK S FARRELL ,  ANTHONY T SOFIA ,  SIMON WEISHAUPT ,  ASHUTOSH MISHRA

Inventor： BRUCE C GIAMEI ,  MATTHIAS KLEIN ,  TIMOTHY SLEGEL ,  MARK S FARRELL ,  ANTHONY T SOFIA ,  SIMON WEISHAUPT ,  ASHUTOSH MISHRA

IPC: G06F9/30 ,  H03M7/30 ,  H03M7/40 ,  H03M7/42

Abstract: A DEFLATE Conversion Call general-purpose processor instruction. An instruction is obtained by a general-purpose processor of the computing environment. The instruction is a single architected instruction of an instruction set architecture that complies to an industry standard for compression. The instruction is executed, and the executing includes transforming, based on a function to be performed by the instruction being a compression function or a decompression function, state of input data between an uncompressed form of the input data and a compressed form of the input data to provide a transformed state of data. The transformed state of the data is provided as output to be used in performing a task.