公开(公告)号：DE10217855A1

公开(公告)日：2003-11-13

申请号：DE10217855

申请日：2002-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WIESBAUER ANDREAS ,  KAHL ALEXANDER ,  CLARA MARTIN

IPC: H03F3/08 ,  H04B10/69 ,  H04L25/26 ,  H03F3/45 ,  H04B10/06

Abstract: The method involves receiving a transmitted data stream (102) in a reception unit (101), which outputs a corresponding electrical signal (102a), amplifying the signal with a transimpedance amplifier (103) and re-amplifying its output signal in a re-amplifier (104). The transimpedance amplifier has at least one changeover unit (105) that provides a changeover between different time constants during the amplification of the electrical signal. AN Independent claim is also included for the following: (a) a circuit arrangement for a burst mode receiver.

公开(公告)号：DE10053914A1

公开(公告)日：2002-05-23

申请号：DE10053914

申请日：2000-10-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WIESBAUER ANDREAS ,  CLARA MARTIN ,  WEINBERGER HUBERT ,  FLEISCHHACKER CHRISTIAN

IPC: H03M1/66 ,  H03M1/70

Abstract: The digital to analog convertor converts a digital input signal into an analog output signal. The D/A convertor (1) has a signal input (2) for the digital input signal. A reference current source (7) generates a reference current whose amplitude can be adjusted by a setting terminal (4) of the DAC (1). A current mirror circuit reflects the generated reference current by a corresponding ratio into a reflected current. A controllable switch device switches the reflected current in dependence on the input signal, through to a current summing node to generate a summed current. A current to voltage convertor (17) converts the summed current to a corresponding voltage which is output as an analog signal.

公开(公告)号：DE102010042441B4

公开(公告)日：2018-12-13

申请号：DE102010042441

申请日：2010-10-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  GRUBER DANIEL ,  KLATZER WOLFGANG

IPC: H03M1/66

Abstract: Digital/Analog-Wandler (102; 202; 328; 402; 502; 602) umfassend:ein erstes Impedanzelement (420; 520),ein zweites Impedanzelement (422; 522),eine Vielzahl von Zellen (404-408; 504-508), wobei jede Zelle einen mit einer Stromquelle (410; 510) verbundenen ersten Transistor (412; 512) und einen mit der Stromquelle (410; 510) und dem ersten Transistor (412; 512) verbundenen zweiten Transistor (414; 514) umfasst, wobei ein Anschluss des ersten Transistors (412; 512) mit dem ersten Impedanzelement (420; 520) verbunden ist und ein Anschluss des zweiten Transistors (414; 514) mit dem zweiten Impedanzelement (422; 522) verbunden ist,undeinen mit einem Bulk-Gebiet des ersten Transistors (412; 512) und des zweiten Transistors (414; 514) jeder der Vielzahl von Zellen (404 bis 408; 504 bis 508) verbundenen Spannungsgenerator (106; 226; 330; 424; 524; 604) zum Anlegen einer Ausgangsspannung an die Bulk-Gebiete des ersten und des zweiten Transistors, wobei der erste Transistor und der zweite Transistor PMOS-Transistoren sind oder der erste Transistor und der zweite Transistor NMOS-Transistoren sind,wobei in dem Fall, in dem der erste Transistor PMOS-Transistoren sind, die Ausgangsspannung des Spannungsgenerators (424) höher als eine positive Versorgungsspannung des Digital-Analog-Wandlers (102; 202; 328; 402; 502; 602) ist und in dem Fall, dass der erste Transistor und der zweite Transistor NMOS-Transistoren sind, die Ausgangsspannung des Spannungsgenerators (106; 226; 330; 424; 524; 604) niedriger als eine negative Versorgungsspannung des Digital-Analog-Wandlers (102; 202; 328; 402; 502; 602) ist.

公开(公告)号：DE102006026906B4

公开(公告)日：2011-02-10

申请号：DE102006026906

申请日：2006-06-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  POETSCHER THOMAS ,  SAN SEGUNDO BELLO DAVID ,  WALTER SERGIO

IPC: H03K7/08

公开(公告)号：DE102004005138B9

公开(公告)日：2010-11-25

申请号：DE102004005138

申请日：2004-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  KLATZER WOLFGANG

IPC: H03M1/74 ,  B60J1/16 ,  F21S8/10 ,  F21V5/04 ,  F21V8/00 ,  H03M1/06 ,  H03M3/04

公开(公告)号：DE102008048901A1

公开(公告)日：2009-04-02

申请号：DE102008048901

申请日：2008-09-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  GIANDOMENICO ANTONIO DI ,  GORI LUCA ,  KLATZER WOLFGANG ,  SAN SEGUNDO BELLO DAVID ,  WIESBAUER ANDREAS

IPC: H03M1/66 ,  H03M1/10 ,  H03M3/00

Abstract: In an integrated circuit including a first multibit digital-to-analog converter and a second multibit digital-to-analog converter, a calibration circuit is provided which is shared between the first and second digital-to-analog converters.

公开(公告)号：DE102005052702B4

公开(公告)日：2007-10-25

申请号：DE102005052702

申请日：2005-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WIESBAUER ANDREAS ,  CLARA MARTIN ,  WALTER SERGIO ,  POETSCHER THOMAS

IPC: H03K7/08

公开(公告)号：DE102005059277A1

公开(公告)日：2007-06-14

申请号：DE102005059277

申请日：2005-12-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STRAEUSNIGG DIETMAR ,  CLARA MARTIN ,  WIESBAUER ANDREAS ,  GAGGL RICHARD ,  HERNANDEZ LUIS

IPC: H03M3/00

Abstract: The circuit (1) has a clocked digital/analog converter for compensation of jitter error caused by a jitter of a clock signal. A detection circuit (1A) detects the jitter and a modeling circuit produces a modeled error signal that reproduces the error. The modeled jitter error signal is subtracted from a digital output signal of a sigma-delta-analog-digital-converter for producing a compensated digital output signal. An independent claim is also included for a method for clock jitter compensation in a sigma-delta-analog-digital-converter.

公开(公告)号：DE102005045584A1

公开(公告)日：2007-04-12

申请号：DE102005045584

申请日：2005-09-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WIESBAUER ANDREAS ,  CLARA MARTIN ,  WALTER SERGIO ,  POETSCHER THOMAS

IPC: H03K7/08

公开(公告)号：DE10121716B4

公开(公告)日：2006-05-24

申请号：DE10121716

申请日：2001-05-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLARA MARTIN ,  WIESBAUER ANDREAS ,  KAHL ALEXANDER ,  TROJER MARTIN

IPC: H04L25/06 ,  H04B10/06