公开(公告)号：KR1020020094357A

公开(公告)日：2002-12-18

申请号：KR1020010032469

申请日：2001-06-11

Applicant: 주식회사 한국전자홀딩스

Inventor： 진태

IPC: H03M1/26

CPC classification number: H03M1/361 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: A structure of an analog to digital converter using an inverter is provided to minimize a size of a chip by forming the analog to digital converter with a plurality of inverters. CONSTITUTION: An analog to digital converter is formed with only an inverter portion(15) and an encoder(30) without using a resistance distribution terminal and a comparator. An inverter input terminal is formed in the inside of the inverter portion(15). An analog input voltage(Vin) is applied to the inverter input terminal of the inverter portion(15). A plurality of inverters(I1 to I7) have different input transfer characteristics, respectively since transistors for forming the inverters(I1 to I7) have different sizes and widths of channels, respectively. Accordingly, the inverters(I1 to I7) performs a function of resistance distribution and a function of comparator.

Abstract translation: 目的：提供使用逆变器的模数转换器的结构，通过用多个逆变器形成模数转换器来最小化芯片的尺寸。 构成：在不使用电阻分配端子和比较器的情况下，模数转换器仅形成有逆变器部（15）和编码器（30）。 逆变器输入端子形成在逆变器部分（15）的内部。 模拟输入电压（Vin）被施加到逆变器部分（15）的逆变器输入端子。 分别由于用于形成反相器（I1至I7）的晶体管分别具有不同的通道尺寸和宽度，所以多个反相器（I1至I7）分别具有不同的输入传输特性。 因此，逆变器（I1〜I7）进行电阻分配的功能和比较器的功能。

公开(公告)号：KR1020010100563A

公开(公告)日：2001-11-14

申请号：KR1020000023797

申请日：2000-05-03

Applicant: 김 수 원

Inventor： 김수원 ,  한상찬

IPC: H03M1/14

CPC classification number: H03M1/14 ,  H03M1/205 ,  H03M2201/932

Abstract: 본 발명은 낮은 폴딩 계수(Folding Factor)를 갖는 다수의 서브폴더(Subfolder)를 이용하여 넓은 대역의 입력을 변환할 수 있도록 한 고속 폴딩 및 인터폴레이팅 아날로그/디지털 컨버터를 위한 광대역 2단 폴더에 관한 것이다.
본 발명의 광대역 2단 폴더는 입력 신호를 낮은 폴딩 계수를 갖는 신호로 변환하는 서브폴더부와, 상기 서브폴더부로부터의 다수의 출력신호를 높은 폴딩 계수를 갖는 신호로 합성하는 아날로그 가산기를 구비하여. 아날로그/디지탈 변환기의 입력단에서 광대역의 입력 신호를 높은 폴딩계수를 가지는 신호로 변환하게 된다.
본 발명에서는 2단 구조를 사용하여 각 단에서의 병렬 연결된 차동 증폭기 수와 트랜지스터 크기를 줄여 변환 속도에 지배적인 영향을 미치는 출력단의 기생 커패시턴스 성분을 작게 함으로써 고속 동작을 가능하게 하는 효과를 얻는다.

公开(公告)号：KR1020010096789A

公开(公告)日：2001-11-08

申请号：KR1020000019679

申请日：2000-04-14

Applicant: 학교법인 정석인하학원

Inventor： 윤광섭

IPC: H03M1/12

CPC classification number: H03M3/47 ,  H03M3/372 ,  H03M2201/932

Abstract: 본 발명은 시그마 델타 변조기에 관한 것으로 특히, 순차적으로 세 개의 스위치드 커패시터 적분기를 나열 형성하고, 제 1적분기에는 1 MHz, 제 2와 제 3적분기에는 4 MHz를 동기신호로 사용하되, 상기 적분기를 구현하는 연산증폭기는 완전 차동 2단 구조를 갖으며, 차동 구조는 연산 증폭기의 DC 이득을 6 dB 향상시키고, 오프셋 전압을 줄일 수 있음과 동시에 그 증폭도는

公开(公告)号：KR1020000075129A

公开(公告)日：2000-12-15

申请号：KR1019990019534

申请日：1999-05-24

Applicant: 주식회사 아이 시 디 에스

Inventor： 이지태 ,  김동현 ,  이문용 ,  정재학

IPC: H03M1/00

CPC classification number: H03M1/001 ,  H03M2201/19 ,  H03M2201/932

Abstract: PURPOSE: An AD/DA converter is provided, which is constructed in a manner that weak current flowing through the printer port of a PC can drive an AD converter to realize a small-sized AD/DA converter and which collects and processes only effective data to automatize and control experimental apparatus. CONSTITUTION: An AD/DA converter is constructed in such a manner that a printer port(2), a DC power jack(3) and a communication buffer(4) are placed at the front part of a substrate(1') inside a body(1), and a detection diode(5), a module resistor(6), a rectifying diode(7) and a light emitting diode(8) are set at the front, back, left and right of the communication buffer. Transistors(9,14), a constant-voltage IC(10), an electrolytic condenser(11), a DA converter(12) and an OP AMP(13) are located at the left, right and front of the detection diode. A variable resistor(15), a first AD converter(16) and a second AD converter(17) are placed at the front of the OP AMP in a row, and an oscillator(18), a precise constant-voltage IC(10') and a PC connection jack(19) are formed at the left, right and side of the AD converters.

Abstract translation: 目的：提供一种AD / DA转换器，其结构是通过PC的打印机端口的弱电流驱动AD转换器来实现小型AD / DA转换器，并且仅收集和处理有效数据 自动化控制实验装置。 构成：AD / DA转换器构造成使得打印机端口（2），直流电源插座（3）和通信缓冲器（4）放置在基板（1'）的前部的内部 主体（1）和检测二极管（5），模块电阻（6），整流二极管（7）和发光二极管（8）设置在通信缓冲器的前，后，左和右。 晶体管（9,14），恒压IC（10），电解电容器（11），DA转换器（12）和OP AMP（13）位于检测二极管的左，右和前侧。 可变电阻器（15），第一AD转换器（16）和第二AD转换器（17）分别放置在OP AMP的前面，并具有振荡器（18），精密恒压IC（10 '）和PC连接插孔（19）形成在AD转换器的左，右和侧。

公开(公告)号：KR101559456B1

公开(公告)日：2015-10-13

申请号：KR1020140139251

申请日：2014-10-15

Applicant: 전북대학교산학협력단

Inventor： 조성익 ,  이민웅 ,  김재붕 ,  김성미 ,  권익준 ,  정기상

IPC: H03M3/02

CPC classification number: H03M3/39 ,  H03M3/32 ,  H03M2201/62 ,  H03M2201/932

Abstract: 본발명은 3차시그마-델타변조기(100)에관한것으로서, 1차시그마-델타변조기를구성하는첫째단(110)과; 상기첫째단(110)에케스케이드로연결되며 2차시그마-델타변조기를구성하는둘째단(120)과; 상기둘째단(120)에연결되며상기둘째단(120)에서전달받은아날로그신호를디지털신호로변환하여출력하는 1비트비교기(130)와; 상기첫째단(110)의입력에서둘째단(120)으로연결되는지연된피드포워드경로(140)를포함하여이루어진것을특징으로한다. 본발명에따르면, 지연된피드포워드경로를이용하여전력소모와면적을줄일수 있는효과가있다.

Abstract translation: 本发明涉及三阶Σ-Δ调制器（100）。 三阶Σ-Δ调制器（100）包括：配置一阶Σ-Δ调制器的第一端（110） 第二端（120），其以级联方式连接到所述第一端并配置二阶Σ-Δ调制器; 连接到第二端（120）的单比特比较器（130）将从第二端（120）接收的模拟信号转换为数字信号，并输出转换的数字信号; 以及从第一端（110）的输入端连接到第二端（120）的延迟前馈路径（140）。 本发明可以使用延迟的前馈路径（140）来降低功率消耗和调制器占用的面积。

公开(公告)号：KR101481151B1

公开(公告)日：2015-01-14

申请号：KR1020130114936

申请日：2013-09-27

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  박근영 ,  임채열

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/62 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본 발명은 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환방법에 관한 것으로서, 보다 구체적으로는 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 디지털 신호처리부; 출력된 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 쿼터너리 드라이버; 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 서로 다른 형태의 제1 전류원 내지 제2 전류원; 및 상기 제1 전류원 및 제2 전류원으로부터 출력된 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 멀티플렉서;를 포함한다.
이러한 구성에 의해, 본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 출력전압의 범위가 일정 부분만 해당하는 것이 아니라, 접지전압부터 전원전압의 레벨까지 풀 스윙이 가능하도록 함으로써, 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 효과가 있다.

Abstract translation: 本发明涉及具有输出电压全摆幅功能的数字模拟转换器（DAC）及其方法。 更具体地，DAC包括数字信号处理单元，用于输出要转换成模拟信号的第一数字信号; 四进制驱动器，用于接收输出的第一数字信号，并产生并输出多个第二数字信号，以响应于第一数字信号控制电流源驱动达到饱和区; 第一和第二电流源彼此不同以接收第二数字信号并根据要驱动的第二数字信号到达饱和区域，使得第一和第二电流源分别根据输出电压输出模拟信号; 以及多路复用器，用于组合从第一和第二电流源输出的模拟信号，并产生并输出最终的模拟信号。 通过上述结构，根据具有本发明的输出电压的全摆幅功能的DAC，仅输出电压范围的一部分不受全摆幅功能的影响，但是全摆幅功能被应用于所有范围 从地电压到电源电压。 因此，能够提高从数字信号向模拟信号的转换性能。

公开(公告)号：KR1020120114103A

公开(公告)日：2012-10-16

申请号：KR1020110031886

申请日：2011-04-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김시내

IPC: H03M1/66

CPC classification number: H03M1/0607 ,  H03M1/66 ,  H03M2201/62 ,  H03M2201/6372 ,  H03M2201/718 ,  H03M2201/932

Abstract: PURPOSE: A digital to analog converter and an automatic correction method are provided to stably maintain dynamical linearity even in a high frequency band by minimizing a parasitic capacitance of a unit current source output terminal. CONSTITUTION: A laminated unit cell(310) comprises a current source transistor(311), a cascode transistor(312), a differential switch(313), and a switch driver(314) which are successively laminated. A plurality of laminated unit cells can be arranged in parallel. The plurality of laminated unit cells can be grouped in a bit unit having a binary weighted value. Each layer is laminated in a laminating structure. A parasitic capacitance can be reduced by a signal connection line.

Abstract translation: 目的：提供数模转换器和自动校正方法，通过最小化单位电流源输出端子的寄生电容，即使在高频带也可稳定地保持动态线性。 构成：叠层单元（310）包括依次层叠的电流源晶体管（311），共源共栅晶体管（312），差分开关（313）和开关驱动器（314）。 多个层叠单元电池可以并列布置。 可以将多个层叠单位电池分组成具有二进制加权值的位单元。 每层层叠在层压结构中。 通过信号连接线可以减小寄生电容。

公开(公告)号：KR1020110011532A

公开(公告)日：2011-02-08

申请号：KR1020100056911

申请日：2010-06-16

Applicant: 한국전자통신연구원

Inventor： 김이경 ,  조민형 ,  권종기

IPC: H03M3/02 ,  H03M1/66 ,  H03G3/20

CPC classification number: H03M3/32 ,  H03M3/39 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: An active type RC integrator and a continuous time sigma-delta modulator are provided to improve the gain of an active type RC integrator by turning on a switch. CONSTITUTION: A first base resistor(RBASE1) is connected between a first input node and the positive input terminal of an amplifier. A second base resistor(RBASE2) is connected between a second input node and the negative input terminal of the amplifier. A first resistor part(1) is connected between the second input node and the positive input terminal of the amplifier. A second resistor part(2) is connected between the first input node and the negative input terminal of the amplifier. A first switch(SWDUM1) switches on and off the first base resistor. A second switch(SWDUM2) switches on and off the second base resistor. The gain of an input signal is controlled according to the input resistance varied by the first resistor part and the second resistor part.

Abstract translation: 目的：提供有源型RC积分器和连续时间Σ-Δ调制器，通过开启开关来提高有源型RC积分器的增益。 构成：第一个基极电阻（RBASE1）连接在放大器的第一个输入节点和正极输入端子之间。 第二基极电阻（RBASE2）连接在放大器的第二输入节点和负输入端之间。 第一电阻器部分（1）连接在第二输入节点和放大器的正输入端之间。 第二电阻器部分（2）连接在放大器的第一输入节点和负输入端之间。 第一开关（SWDUM1）打开和关闭第一个基极电阻。 第二个开关（SWDUM2）打开和关闭第二个基极电阻。 根据由第一电阻器部件和第二电阻器部件变化的输入电阻来控制输入信号的增益。

公开(公告)号：KR1020090060584A

公开(公告)日：2009-06-15

申请号：KR1020070127460

申请日：2007-12-10

Applicant: 한국전자통신연구원

Inventor： 이강복 ,  김병휘

IPC: H03M1/66

CPC classification number: H03M1/664 ,  H03M2201/3131 ,  H03M2201/413 ,  H03M2201/932

Abstract: A digital analog converter and an operating method thereof are provided to control an electrical parameter without maintaining linearity in a system requiring a point to point control based on a lookup table by outputting an increasing analog value with the point to point nonlinear characteristic by corresponding to a digital input value. A digital analog converter converts a digital input value comprised of N bits into the 2N analog values and outputs the converted value. A nonlinear reference signal generator(20) includes a decoder and a signal generator(24). A signal generator includes a power unit, a device part, and a voltage divider. A power supply unit supplies the reference voltage. The device part includes 2n devices with different impedance connected in series. The voltage divider outputs the distribution voltage in proportion to the sum of impedance about the number of devices corresponding to the digital input value among the 2n devices as the analog value.

Abstract translation: 数字模拟转换器及其操作方法被提供来控制电参数，而不需要通过基于查找表来控制需要点对点控制的系统，通过对应于点对点非线性特性输出增加的模拟值 数字输入值。 数字模拟转换器将由N位组成的数字输入值转换为2N个模拟值，并输出转换后的值。 非线性参考信号发生器（20）包括解码器和信号发生器（24）。 信号发生器包括功率单元，器件部分和分压器。 电源单元提供参考电压。 器件部分包括串联连接不同阻抗的2n个器件。 分压器输出与在2n个器件中对应于数字输入值的器件数量的阻抗之和成比例的分配电压作为模拟值。

公开(公告)号：KR1020090053872A

公开(公告)日：2009-05-28

申请号：KR1020070120561

申请日：2007-11-24

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  주찬양

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/61 ,  H03M2201/6372 ,  H03M2201/644 ,  H03M2201/932

Abstract: 본 발명은 디지털-아날로그 변환기에 관한 것으로서, 이진 디코더 구조를 갖는 디지털-아날로그 변환기에 관한 것이다.
본 발명은 N비트(bit)의 디지털 데이터를 입력받아 N개의 입력신호를 출력하는 입력 버퍼부(100)와, N개의 입력 신호를 입력받아 2
N -1개의 출력 신호를 출력하는 이진 디코더부와, 2
N -1개의 출력 신호를 입력받아 2(2
N -1)개의 차동 출력 신호를 출력하는 스위치 구동부와, 바이어스(bias)로부터 기준 전류와 바이어스 전압을 인가받고 스위치 구동부의 출력 신호를 입력받아 비반전 출력전류와 반전 출력전류를 출력하는 전류원 셀부, 및 비반전 출력전류와 반전 출력전류를 인가받아 출력전압으로 변환시키는 부하 저항부를 포함한다.
상기와 같은 본 발명은 전류원 부정합에 의한 글리치를 줄이고, 출력 신호의 선형성을 향상시켜 디지털-아날로그 변환기의 정적 성능과 동적 성능을 향상시키는 효과가 있다.
디지털-아날로그 변환기, DAC, 이진 디코더