中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

370 records (took 0.068 seconds)

    PACKAGE SUBSTRATE COMPRISING SURFACE INTERCONNECT AND CAVITY COMPRISING ELECTROLESS FILL
    44.
    发明申请
    PACKAGE SUBSTRATE COMPRISING SURFACE INTERCONNECT AND CAVITY COMPRISING ELECTROLESS FILL 审中-公开
    包含表面互连和包含电镀膜的孔的包装基底

    公开(公告)号：WO2015157536A1

    公开(公告)日：2015-10-15

    申请号：PCT/US2015/025150

    申请日：2015-04-09

    Applicant: QUALCOMM INCORPORATED

    Inventor： JOMAA, Houssam, Wafic ,  BCHIR, Omar, James ,  KIM, Chin-Kwan

    IPC: H01L23/498

    CPC classification number: H05K1/112 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K1/0298 ,  H05K3/422 ,  H05K3/425 ,  H05K3/429 ,  H05K2201/0344 ,  H05K2201/09036 ,  H05K2201/10378

    Abstract: Some novel features pertain to a substrate that includes a first dielectric layer, a first interconnect, a first cavity, and a first electroless metal layer. The first dielectric layer includes a first surface and a second surface. The first interconnect is on the first surface of the substrate layer. The first cavity traverses the first surface of the first dielectric layer. The first electroless metal layer is formed at least partially in the first cavity. The first electroless metal layer defines a second interconnect embedded in the first dielectric layer. In some implementations, the substrate further includes a core layer. The core layer includes a first surface and a second surface. The first surface of the core layer is coupled to the second surface of the first dielectric layer. In some implementations, the substrate further includes a second dielectric layer.

    Abstract translation: 一些新颖特征涉及包括第一介电层，第一互连，第一空腔和第一无电金属层的基板。 第一电介质层包括第一表面和第二表面。 第一互连在衬底层的第一表面上。 第一空腔穿过第一介电层的第一表面。 第一无电金属层至少部分地形成在第一腔中。 第一无电金属层限定嵌入在第一介电层中的第二互连。 在一些实施方案中，衬底还包括芯层。 芯层包括第一表面和第二表面。 芯层的第一表面耦合到第一介电层的第二表面。 在一些实施方案中，衬底还包括第二介电层。

    金属張積層体及び金属張積層体の製造方法
    45.
    发明申请
    金属張積層体及び金属張積層体の製造方法 审中-公开
    金属层压板，以及金属层压板的生产方法

    公开(公告)号：WO2008123036A1

    公开(公告)日：2008-10-16

    申请号：PCT/JP2008/054859

    申请日：2008-03-17

    Applicant: 古河電気工業株式会社 ,  座間 悟 ,  大賀 賢一

    Inventor： 座間 悟 ,  大賀 賢一

    IPC: B32B15/08 ,  H05K3/38

    CPC classification number: H05K3/38 ,  B32B15/08 ,  H05K1/0393 ,  H05K3/181 ,  H05K2201/0129 ,  H05K2201/0344 ,  H05K2203/1105

    Abstract: 　フィルムと下地層と上部層からなる金属層とを有した金属張積層体の製造方法であって、（ａ）前記フィルムの表面の少なくとも一部に、めっきにより前記下地層を形成する工程と、（ｂ）前記工程（ａ）により形成された第１積層体に、めっきにより前記上部層を形成する工程と、（ｃ）前記工程（ｂ）により形成された第２積層体に、熱処理を行う工程とを備え、前記フィルムは可とう性を有する熱可塑性の高分子フィルムであり、前記下地層はニッケル合金であり、前記上部層は銅であり、前記工程（ａ）と前記工程（ｂ）により形成されるめっき皮膜は、前記（ｃ）工程前に圧縮応力を有し、前記工程（ｃ）により金属張積層体がフィルム平面方向に収縮する金属張積層体の製造方法。

    Abstract translation: 公开了一种制造覆金属层压板的方法，其包括由下层和上层构成的膜和金属层。 该方法包括以下步骤：（a）通过电镀在薄膜表面的至少一部分上形成底层; （b）通过电镀在所述步骤（a）中制备的第一层压体上形成上层; 和（c）对步骤（b）中形成的第二层压体进行热处理，其中所述膜是具有柔软性的热塑性聚合物膜，所述底层由镍合金构成，所述上层由铜构成，所述镀膜形成 通过步骤（a）和（b）在步骤（c）之前具有压缩应力，并且在步骤（c）中，覆金属层压板在膜平面的方向上收缩。

    RESISTOR STRUCTURE OF WIRING BOARD
    46.
    发明申请
    RESISTOR STRUCTURE OF WIRING BOARD 审中-公开
    接线板电阻结构

    公开(公告)号：WO01037620A1

    公开(公告)日：2001-05-25

    申请号：PCT/JP2000/008084

    申请日：2000-11-15

    IPC: H05K1/11 ,  H05K1/16 ,  H05K3/18 ,  H05K3/42 ,  H05K3/46

    CPC classification number: H05K1/167 ,  H05K3/184 ,  H05K3/428 ,  H05K3/4644 ,  H05K3/4652 ,  H05K2201/0344 ,  H05K2201/09509 ,  H05K2201/09981

    Abstract: Object: To provide a structure of a resistor on a wiring board, having a sufficient surface area within a small-occupied area. Means: A via hole (10) provided in an interlayer insulating layer (13) is covered by an Ni-P plating layer (14). The Ni-P plating layer (14) is in contact with an under layer cupper pattern (12) at the bottom of the via hole (10). Outside the via hole (10) the Ni-P plating layer (14) is in contact with an upper layer cupper pattern (15), reaching the surface of the interlayer insulating layer (13). The Ni-P plating layer (14) between contact portions (A) and (B) functions as a resistor.

    Abstract translation: 对象：在布线板上提供电阻器的结构，在小占用区域内具有足够的表面积。 装置：设置在层间绝缘层（13）中的通孔（10）被Ni-P镀层（14）覆盖。 Ni-P镀层（14）在通孔（10）的底部与下层铜杯图案（12）接触。 在通孔（10）之外，Ni-P镀层（14）与上层铜箔图案（15）接触，到达层间绝缘层（13）的表面。 接触部分（A）和（B）之间的Ni-P镀层（14）用作电阻器。

    METHOD OF PRODUCING A FEEDTHROUGH ON A CIRCUIT BOARD
    47.
    发明申请
    METHOD OF PRODUCING A FEEDTHROUGH ON A CIRCUIT BOARD 审中-公开
    方法通过在电路板生产

    公开(公告)号：WO1996015651A1

    公开(公告)日：1996-05-23

    申请号：PCT/DE1995001497

    申请日：1995-10-27

    Applicant: BLAUPUNKT-WERKE GMBH ,  BACKASCH, Wolf ,  HOHMANN, Rolf

    Inventor： BLAUPUNKT-WERKE GMBH

    IPC: H05K03/42

    CPC classification number: H05K3/244 ,  H05K3/243 ,  H05K3/3452 ,  H05K3/4007 ,  H05K3/428 ,  H05K2201/0344 ,  H05K2203/0571 ,  H05K2203/1423 ,  Y10T29/49165

    Abstract: The invention proposes a method of producing a feedthrough on a circuit board, the method calling for the circuit board first to be drilled, catalysed and the surface structured. The feedthrough is then built up by electro-deposition in such a way that electrical components can be mounted in the feedthrough. The metallization (7) is preferably carried out using nickel or nickel compounds so that no additional corrosion-protection measures are necessary. By coating connecting lands (2b) with gold or palladium, bonding can be carried out directly on the lands.

    Abstract translation: 根据本发明，提供了一种用于在电路板上，其特征在于，所述印刷电路板第一钻出生产电镀穿通孔，催化和被图案化。 此后，在电化学沉积过程中，通过被构造​​为使得经由为电部件的通孔安装使用。 金属化（7）优选用镍或镍的化合物进行，以使得不需要额外的防腐蚀保护。 通过用金或钯涂覆连接盘（2b）中可以直接键合到连接焊盘。

    POLYIMIDE SUBSTRATE AND METHOD OF MANUFACTURING PRINTED WIRING BOARD USING THE SAME
    48.
    发明申请
    POLYIMIDE SUBSTRATE AND METHOD OF MANUFACTURING PRINTED WIRING BOARD USING THE SAME 审中-公开
    聚酰亚胺基板和使用该基板制造印刷线路板的方法

    公开(公告)号：WO2007111671A1

    公开(公告)日：2007-10-04

    申请号：PCT/US2006/049016

    申请日：2006-12-21

    Applicant: MACDERMID, INCORPORATED

    Inventor： WOJTASZEK, Mark ,  WATKOWSKI, James ,  LARSON, Gary, B. ,  KUKANSKIS, Peter

    IPC: C25D8/10 ,  H05H1/00

    CPC classification number: H05K3/181 ,  C08J7/12 ,  C08J7/123 ,  C08J2379/08 ,  C23C18/1651 ,  C23C18/1653 ,  C23C18/2006 ,  C23C18/2086 ,  C23C18/22 ,  C23C18/30 ,  C23C18/32 ,  H05K1/0346 ,  H05K3/381 ,  H05K2201/0344 ,  H05K2203/0793 ,  H05K2203/095 ,  H05K2203/097

    Abstract: The present invention is directed to an improved method for metallizing polymer substrates, such as polyimides. The present invention comprises the steps of surface treating the polymer substrate with a plasma jet or corona discharge surface treatment, conditioning and etching the polymer substrate with an etching solution comprising a hydroxide and ionic palladium, activating the polymer substrate with ionic palladium, reducing the palladium on the polymer substrate, plating an electroless nickel layer onto the prepared polymer substrate, arid plating an electroless copper layer over the electroless nickel layer. The process of the invention provides an improved method for preparing the polymer substrate for subsequent electrolytic plating thereon.

    Abstract translation: 本发明涉及用于金属化聚合物基材如聚酰亚胺的改进方法。 本发明包括以下步骤：用等离子体喷射或电晕放电表面处理对聚合物基材进行表面处理，用包含氢氧化物和离子钯的蚀刻溶液调节和蚀刻聚合物基材，用离子钯活化聚合物基材，还原钯 在聚合物基底上，将化学镀镍层镀在制备的聚合物基底上，并在化学镀镍层上镀敷无电镀铜层。 本发明的方法提供了一种改进的制备聚合物基材的方法，用于随后的电解电镀。

    IMPROVED METHOD FOR FORMING CONDUCTIVE TRACES AND PRINTED CIRCUITS MADE THEREBY
    50.
    发明申请
    IMPROVED METHOD FOR FORMING CONDUCTIVE TRACES AND PRINTED CIRCUITS MADE THEREBY 审中-公开
    改进的形成导电迹线的方法和由此制造的印刷电路

    公开(公告)号：WO0003568A9

    公开(公告)日：2000-06-08

    申请号：PCT/US9915546

    申请日：1999-07-09

    Applicant: OAK MITSUI INC

    Inventor： CARBIN DEREK ,  HERRICK WENDY A

    IPC: B32B15/08 ,  H05K3/00 ,  H05K3/02 ,  H05K3/10 ,  H05K3/18 ,  H05K3/38 ,  H05K3/46

    CPC classification number: H05K3/025 ,  H05K3/108 ,  H05K3/384 ,  H05K3/4652 ,  H05K2201/0317 ,  H05K2201/0344 ,  H05K2201/0355 ,  H05K2201/10477 ,  H05K2203/0152 ,  H05K2203/0307 ,  H05K2203/0723 ,  H05K2203/0726 ,  Y10T29/49155

    Abstract: A method of forming circuit lines on a substrate by applying a roughened conductive metal layer using a copper foil carrier. The copper foil is etched away, leaving the roughened conductive metal embedded in the surface of the substrate. The conductive metal may be treated to remove an oxide layer. A photoresist may also be applied over the treated conductive metal layer to define a fine line circuit pattern. The photoresist defining the fine line circuit pattern is then removed to expose trenches in accordance with the desired circuit pattern. Copper is applied into the trenches over the exposed conductive metal, and the remaining photoresist, and conductive metal underlying the remaining photoresist, is removed to finish the fine line circuit pattern.

    Abstract translation: 一种通过使用铜箔载体涂布粗糙化的导电金属层而在基板上形成电路线的方法。 将铜箔蚀刻掉，留下粗糙的导电金属嵌入基板表面。 导电金属可以被处理以除去氧化物层。 还可以在处理过的导电金属层上施加光致抗蚀剂以限定细线电路图案。 然后根据所需的电路图案去除限定细线电路图案的光致抗蚀剂以露出沟槽。 将铜施加到暴露的导电金属上方的沟槽中，并且去除剩余的光刻胶和剩余光刻胶下面的导电金属以完成细线电路图案。

Patent Agency Ranking