公开(公告)号：KR1020080006381A

公开(公告)日：2008-01-16

申请号：KR1020060065531

申请日：2006-07-12

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  구주선 ,  김홍근 ,  최용순 ,  김성태 ,  백은경

IPC: H01L21/76 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/76229 ,  H01L27/105 ,  H01L27/11531 ,  H01L21/76838

Abstract: A device isolation film, a non-volatile memory device having the device isolation film, and a method for forming the device isolation layer and the memory device are provided to fill a trench by forming the device isolation film using a combination of a first HDP(High Density Plasma) oxide film, an SOG oxide film, and a second HDP oxide film. A gate insulation film(90) is formed on an active region on a substrate, which is defined by a trench on the substrate. A floating gate(100) is located on the gate insulation film. A device isolation SOG(Spin On Glass) oxide film(60r) is formed in the trench on the substrate. A seal oxide film is located in the trench on the substrate and fills in the SOG oxide film. The seal oxide film is recessed from an upper surface of the substrate. A blocking insulation film(110) is contacted with the floating gate and the seal oxide film. The blocking insulation film is arranged on a side surface of a substrate, which is exposed from an upper surface of the seal oxide film. A control gate electrode(120) is arranged on the blocking insulation film. A thickness of the seal oxide film is substantially the same at a side surface of the SOG oxide film and a sidewall of the trench.

Abstract translation: 提供了一种器件隔离膜，具有器件隔离膜的非易失性存储器件，以及用于形成器件隔离层和存储器件的方法，以通过使用第一HDP（ 高密度等离子体）氧化膜，SOG氧化物膜和第二HDP氧化物膜。 在由衬底上的沟槽限定的衬底上的有源区上形成栅极绝缘膜（90）。 浮栅（100）位于栅绝缘膜上。 在衬底上的沟槽中形成器件隔离SOG（旋转玻璃）氧化膜（60r）。 密封氧化膜位于衬底上的沟槽中并填充SOG氧化物膜。 密封氧化膜从基板的上表面凹陷。 阻挡绝缘膜（110）与浮动栅极和密封氧化膜接触。 阻挡绝缘膜布置在从密封氧化膜的上表面露出的基板的侧表面上。 控制栅极（120）布置在阻挡绝缘膜上。 密封氧化膜的厚度在SOG氧化物膜的侧面和沟槽的侧壁上基本相同。

公开(公告)号：KR1020070000062A

公开(公告)日：2007-01-02

申请号：KR1020050055499

申请日：2005-06-27

Applicant: 삼성전자주식회사

Inventor： 라상호 ,  나규태 ,  구주선 ,  김홍근

IPC: H01L21/76

Abstract: A method of filling an opening and a method of forming a trench isolation structure using the same are provided to increase density of a filler of the opening by using an expansible member formed on an inner surface of the opening. An opening(104) is formed by etching partially a substrate(100). An expansible member(106b) is formed on a sidewall of the opening. The expansible member is filled with a plurality of fillers(108a,108b). The volume of the expansible member is enlarged to increase the density of the fillers formed within the opening. The expansible member is formed with polysilicon. The volume of the expansible member is enlarged by performing a thermal oxidation process.

Abstract translation: 提供填充开口的方法和使用其形成沟槽隔离结构的方法，以通过使用形成在开口的内表面上的可膨胀构件来增加开口填料的密度。 通过部分地蚀刻衬底（100）形成开口（104）。 可膨胀构件（106b）形成在开口的侧壁上。 可膨胀构件填充有多个填料（108a，108b）。 可膨胀构件的体积被扩大以增加在开口内形成的填料的密度。 可膨胀构件由多晶硅形成。 通过进行热氧化处理来扩大可膨胀构件的体积。

公开(公告)号：KR100640628B1

公开(公告)日：2006-10-31

申请号：KR1020050002051

申请日：2005-01-10

Applicant: 삼성전자주식회사

Inventor： 윤세라 ,  홍창기 ,  이재동 ,  구주선 ,  배근희 ,  박정헌 ,  정명호 ,  박준상 ,  김영옥

IPC: H01L21/28

CPC classification number: H01L21/76897

Abstract: 반도체 기판상의 자기정렬 콘택 형성 예정 영역에 보호막 패턴을 형성하고, 자기정렬 콘택 플러그를 형성하지 않는 나머지 영역에만 층간절연막을 형성함으로써 콘택 플러그 형성 예정 영역에서의 층간절연막 에칭 공정이 생략된 반도체 소자의 자기정렬 콘택 플러그 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자의 자기정렬 콘택 플러그 형성 방법에서는 콘택 플러그 형성 예정 영역인 제1 영역과 상기 제1 영역을 제외한 나머지 영역인 제2 영역을 포함하는 반도체 기판을 준비한다. 상기 반도체 기판상에 에칭 장벽층에 의하여 그 상면 및 측벽이 덮인 제1 도전층을 형성한다. 상기 반도체 기판상의 상기 제1 영역 위에만 상기 에칭 장벽층 및 상기 반도체 기판의 표면을 덮는 보호막 패턴을 형성한다. 상기 반도체 기판의 제2 영역 위에만 선택적으로 평탄화된 층간절연막을 형성한다. 상기 보호막 패턴을 제거하여 상기 제1 영역에서 상기 제1 도전층 및 에칭 장벽층 사이로 반도체 기판의 표면을 노출시킨다. 상기 제1 영역에서 노출된 반도체 기판의 표면 위에 상기 제1 도전층 및 에칭 장벽층에 의하여 자기정렬되는 콘택 플러그를 형성한다.
자기정렬 콘택, 희생막, PAE, CMP

公开(公告)号：KR100636031B1

公开(公告)日：2006-10-18

申请号：KR1020050058425

申请日：2005-06-30

Applicant: 삼성전자주식회사

Inventor： 김홍근 ,  나규태 ,  백은경 ,  구주선 ,  라상호

IPC: H01L21/8247

公开(公告)号：KR100593673B1

公开(公告)日：2006-06-28

申请号：KR1020040086016

申请日：2004-10-27

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  나규태 ,  라상호

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76232 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3125 ,  H01L21/316

Abstract: 반도체 장치의 제조 방법 및 이를 이용한 소자 분리막의 형성 방법에 있어서, 게이트 패턴들이 형성된 반도체 기판의 표면 및 게이트 표면을 따라 실리콘 질화물로 이루어진 라이너를 형성한다. 라이너 상에 폴리실라잔을 포함하는 SOG 용액을 도포하여 SOG 박막을 형성한다. 100 내지 300℃의 온도에서 SOG 박막을 예비-열처리한다. 650 내지 800℃의 온도, 10 내지 40atm의 압력 및 산화 분위기 하에서 20분 내지 60분간 주-열처리하여 게이트 패턴들 사이에 매립되고 보이드의 발생이 억제된 치밀한 구조를 갖는 절연막을 이루는 실리콘 산화막을 형성한다. 절연막을 습식 식각하여 게이트 패턴들 사이에 콘택홀을 갖는 절연막 패턴을 형성한다. 따라서, 상기 실리콘 산화막으로 이루어지는 박막을 최근의 큰 단차와 좁은 간격을 갖는 패턴들 사이에 보이드의 발생없이 매립시킬 수 있다.

Abstract translation: 一种制造半导体器件的方法以及使用该方法形成隔离膜的方法，其中由氮化硅制成的衬垫沿着其上形成有栅极图案的半导体衬底的表面和栅极表面形成。 将含有聚硅氮烷的SOG溶液施加在衬垫上以形成SOG薄膜。 SOG薄膜在100-300℃的温度下进行预热处理。 650至800℃温度下的10的环境下20分钟至60分钟，以40atm的压力和在氧化气氛中的主加热处理之间形成在氧化硅膜中的栅极图案，形成具有致密的结构，其中空隙的产生被抑制的绝缘膜埋入 。 湿法蚀刻绝缘膜以形成在栅极图案之间具有接触孔的绝缘膜图案。 因此，可以掩埋由氧化硅膜制成的薄膜，而不会在具有最近的大台阶和窄间隙的图案之间产生空隙。

公开(公告)号：KR100522547B1

公开(公告)日：2005-10-19

申请号：KR1020030089305

申请日：2003-12-10

Applicant: 삼성전자주식회사

Inventor： 구주선 ,  홍은기 ,  김홍근 ,  나규태

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02318 ,  H01L21/316 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/76897

Abstract: SOG를 사용한 층간 절연막 형성 방법이 개시되어 있다. 반도체 기판에서, 단차부를 이루는 구조물의 표면에 결합 촉진용 촉매 물질을 형성한다. 상기 결합 촉진용 촉매 물질 상에 SOG 물질을 코팅한다. 상기 SOG 물질을 열처리하여 실리콘 산화막을 형성한다. 상기 공정에 의하면, 고단차 영역을 보이드 없이 매립하면서도 하부 접착 특성 및 식각 내성이 우수한 층간 절연막을 형성할 수 있다.

公开(公告)号：KR1020050023981A

公开(公告)日：2005-03-10

申请号：KR1020030061771

申请日：2003-09-04

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L27/108

Abstract: PURPOSE: A method of forming a semiconductor device is provided to prevent the short between adjacent conductive patterns by using a self-aligning process. CONSTITUTION: At least two line patterns(115) composed of a conductive line(109) and a capping pattern(111) are arranged parallel with each other on a semiconductor substrate(101). An insulating spacer(117) is formed at both sidewalls of each line pattern. A mold layer(119a) is formed on the resultant structure by using a spin manner. A contact hole(125) for exposing partially the substrate to the outside is formed between the line patterns by patterning selectively the mold layer. The mold layer has a relatively high etch selectivity on the insulating spacer compared to a silicon oxide layer.

Abstract translation: 目的：提供一种形成半导体器件的方法，以通过使用自对准工艺来防止相邻导电图案之间的短路。 构成：由导线（109）和封盖图案（111）组成的至少两个线图案（115）在半导体衬底（101）上彼此平行地布置。 在每个线图案的两个侧壁处形成绝缘间隔物（117）。 通过旋转方式在所得结构上形成模具层（119a）。 通过图案选择性地形成模层，在线图案之间形成用于将衬底部分地暴露于外部的接触孔（125）。 与氧化硅层相比，模层具有相对高的绝缘间隔物的蚀刻选择性。

公开(公告)号：KR1020050000155A

公开(公告)日：2005-01-03

申请号：KR1020030040743

申请日：2003-06-23

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L21/28

Abstract: PURPOSE: A method of forming a self-aligned contact is provided to prevent the bridge between contacts and to restrain the increase of contact resistance by using a second spacer. CONSTITUTION: A contact hole for exposing a first spacer(110) and a conductive portion of a semiconductor substrate(100) to the outside is formed on the semiconductor substrate through an interlayer dielectric(111). A second spacer(114) is formed at sidewalls of the exposed interlayer dielectric. A native oxide layer is removed therefrom by using a cleaning process. The contact hole is filled with a conductive material.

Abstract translation: 目的：提供一种形成自对准接触的方法，以防止接触之间的桥接并且通过使用第二间隔物来抑制接触电阻的增加。 构成：通过层间电介质（111）在半导体衬底上形成用于将第一间隔物（110）和半导体衬底（100）的导电部分暴露于外部的接触孔。 在暴露的层间电介质的侧壁处形成第二间隔物（114）。 通过使用清洁方法从其中除去天然氧化物层。 接触孔填充有导电材料。

公开(公告)号：KR1020040104148A

公开(公告)日：2004-12-10

申请号：KR1020030035659

申请日：2003-06-03

Applicant: 삼성전자주식회사

Inventor： 차용원 ,  홍은기 ,  구주선 ,  나규태

IPC: H01L21/31

Abstract: PURPOSE: A method for forming an SOG(Spin-On-Glass) layer having uniform density is provided to improve the density of the SOG layer and reduce generation of cracks by applying vibration to the vertical direction of the substrate in a process for forming the SOG layer. CONSTITUTION: An SOG layer is deposited on a surface of a substrate. The substrate including the SOG layer is vibrated to the vertical direction(S2). The process for vibrating the substrate is performed by applying high-frequency of 100 to 50,000Hz to the substrate. The process for vibrating the substrate is performed during 10 to 600 seconds.

Abstract translation: 目的：提供一种形成具有均匀密度的SOG（旋转玻璃）层的方法，以提高SOG层的密度，并通过在形成基底的过程中对基板的垂直方向施加振动来减少裂纹产生 SOG层。 构成：将SOG层沉积在基底表面上。 包括SOG层的基板沿垂直方向振动（S2）。 用于振动基板的方法是通过将100-500Hz的高频施加于基板来进行的。 在10〜600秒钟内进行振动基板的工序。

公开(公告)号：KR1020020004171A

公开(公告)日：2002-01-16

申请号：KR1020000037768

申请日：2000-07-03

Applicant: 삼성전자주식회사

Inventor： 신홍재 ,  구주선

IPC: H01L21/28

CPC classification number: H01L21/76897

Abstract: PURPOSE: A method for forming a contact pad of a semiconductor device is provided to prevent generation of a bridge formed between contact pads by forming an insulating layer having a contact hole. CONSTITUTION: A gate(251) protected by a shield layer(255) is formed on a side and an upper face of a semiconductor substrate(100). A dummy insulating layer is formed to cover a gap between the gates(251). A dummy contact hole is formed by patterning the dummy insulating layer. An interlayer dielectric(500) is formed on the dummy insulating layer in order to fill the dummy contact hole. A planarization process for the interlayer dielectric(500) is performed. A wet etch process for the planarized interlayer dielectric(500) is performed. The dummy insulating layer is removed selectively according to an etch selection ratio. A contact hole(550) is formed on a position of the removed dummy insulating layer. A conductive pad is formed to fill the contact hole(550).

Abstract translation: 目的：提供一种用于形成半导体器件的接触焊盘的方法，以通过形成具有接触孔的绝缘层来防止在接触焊盘之间形成的桥的产生。 构成：在半导体衬底（100）的一侧和上表面上形成由屏蔽层（255）保护的栅极（251）。 形成虚设绝缘层以覆盖栅极（251）之间的间隙。 通过图案化虚拟绝缘层形成虚拟接触孔。 在虚拟绝缘层上形成层间电介质（500），以填充虚拟接触孔。 进行层间电介质（500）的平坦化处理。 进行平面化层间电介质（500）的湿蚀刻工艺。 根据蚀刻选择比选择性地去除虚设绝缘层。 在去除的虚拟绝缘层的位置上形成接触孔（550）。 形成导电垫以填充接触孔（550）。