-
公开(公告)号：KR100928204B1
公开(公告)日：2009-11-25
申请号：KR1020070128278
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H01L31/107
CPC classification number: H01L31/107
Abstract: 본 발명은 실리콘 에피층을 이용한 CMOS 기반의 평판형(planar type)의 애벌란시 포토다이오드(Avalanche Photo-diode) 및 그 제조 방법에 관한 것으로서, 상기 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토 다이오드는 기판; 상기 기판내에 형성된 제1도전형의 웰(well)층; 저에너지 이온 주입 공정을 통해 상기 제1도전형의 웰층내부에 형성된 애벌란시(Avalanche) 매몰층; 상기 애벌란시 매몰층에 형성된 실리콘 에피층; 상기 제1도전형의 웰층의 일부 표면으로부터 상기 애벌란시 매몰층 사이에 형성되어 pn 접합(pn junction)을 형성하는 제1도전형과 반대 도전형인 제2도전형의 도핑영역; 상기 제2도전형의 도핑영역 및 상기 제2도전형의 도핑영역과 이격된 위치의 상기 제1도전형의 웰층위에 각각 형성된 양전극 및 음전극; 및 상기 양전극과 음전극이 형성될 창을 제외한 전면에 형성된 산화막;을 포함하여 이루어지는 것으로, 저에너지를 이용한 이온주입과 실리콘 에피층을 이용하여 격자 손상을 줄이고, 소자의 누설전류 특성을 개선하여 안정적인 항복전압을 얻음으로써 소자의 전기적 특성이 개선되는 효과가 있다.
애벌란시(avalanche), 포토다이오드Abstract translation: 一种使用硅外延层的基于互补金属氧化物半导体（CMOS）的平面型雪崩光电二极管（APD）和一种制造APD的方法，该光电二极管包括：衬底; 形成在衬底中的第一导电类型的阱层; 通过低能量离子注入形成在第一导电类型的阱层中的雪崩嵌入结; 在雪崩嵌入结中形成的硅外延层; 与所述第一导电类型相反的第二导电类型的掺杂区域，所述掺杂区域由所述雪崩嵌入结中的所述第一导电类型的阱层的表面的一部分形成并形成p-n结; 分别形成在第二导电类型的掺杂区域上的正电极和负电极以及与第二导电类型的掺杂区域分离的第一导电类型的阱层; 以及形成在除了形成正电极和负电极的窗口之外的整个表面上的氧化物层。
-
公开(公告)号：KR1020090061307A
公开(公告)日：2009-06-16
申请号：KR1020070128278
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H01L31/107
CPC classification number: H01L31/107
Abstract: A CMOS based flat type avalanche photo diode and a manufacturing method thereof are provided to improve a leakage current property of a device and to reduce lattice damage by using a silicon epi layer and an ion implantation using low energy. A well layer(2-2) of a first conductive type is formed inside a substrate(2-1). An avalanche buried layer(2-3) is formed inside the well layer of the first conductive type through a low energy ion implanting process. A silicon epi layer(2-4) is formed in the avalanche buried layer. A p-n junction(2-5a) is formed by forming a doping region of a second conductive type between a partial surface of the well layer of the first conductive type and the avalanche buried layer. A positive electrode(2-7) and a negative electrode(2-8) are formed on the doping region of the second conductive type, and the well layer of the first conductive type of a position separated from the doping region of the second conductive type. An oxide film is formed on a whole surface except for a window in which the positive electrode and the negative electrode are formed.
Abstract translation: 提供一种基于CMOS的扁平型雪崩光电二极管及其制造方法，以提高器件的漏电流特性，并通过使用硅外延层和使用低能量的离子注入来减少晶格损伤。 第一导电类型的阱层（2-2）形成在衬底（2-1）内。 通过低能离子注入工艺在第一导电类型的阱层内部形成雪崩掩埋层（2-3）。 在雪崩掩埋层中形成硅外延层（2-4）。 通过在第一导电类型的阱层的部分表面和雪崩掩埋层之间形成第二导电类型的掺杂区域来形成p-n结（2-5a）。 在第二导电类型的掺杂区域上形成正极（2-7）和负极（2-8），并且第一导电类型的阱层与第二导电类型的掺杂区域分离的位置 类型。 除了形成正极和负极的窗口之外，在整个表面上形成氧化物膜。
-
公开(公告)号：KR1020090044181A
公开(公告)日：2009-05-07
申请号：KR1020070110150
申请日：2007-10-31
Applicant: 한국전자통신연구원
IPC: H01L31/101 , H01L29/70
CPC classification number: G01J5/20 , H01L21/762 , H01L27/1203
Abstract: 본 발명은 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의 제조 방법에 관한 것으로, 기판; 상기 기판으로부터 부유되도록 형성된 적어도 하나의 바이폴라 트랜지스터; 및 상기 적어도 하나의 바이폴라 트랜지스터의 상측면에 형성된 열 흡수층을 포함하고, 상기 적어도 하나의 바이폴라 트랜지스터 각각은 상기 열 흡수층을 통해 흡수된 열에 따라 출력값을 가변하는 것을 특징으로 하며, 이에 의하여 CMOS 공정과 양립되면서도 보다 우수한 온도 변화 감지 특성을 제공할 수 있다.
적외선 센서, 비냉각형, 바이폴라 트랜지스터-
公开(公告)号：KR100572853B1
公开(公告)日：2006-04-24
申请号：KR1020030097048
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L31/10
CPC classification number: H01L31/02161 , H01L31/02019 , H01L31/022408
Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.
광센서, 포획전하, 계면전하, 공핍영역-
公开(公告)号：KR100531012B1
公开(公告)日：2005-11-28
申请号：KR1020030050042
申请日：2003-07-22
Applicant: 한국전자통신연구원
IPC: H01L21/22
Abstract: 본 발명은 반도체 소자의 제조 공정에서 열산화, 열확산, 각종 어닐과 같은 웨이퍼 프로세스에 사용되는 횡형 확산로에 관한 것이다. 원통 형태의 석영 튜브에는 비스듬히 절재된 모양의 경사진 개구부가 형성되어 보트가 내부에 위치된 상태에서 개구부를 통해 웨이퍼를 보트에 용이하게 적재할 수 있으며, 개구부를 밀폐하기 위한 튜브 덮개에는 다수의 가스 유출공을 갖는 가스 주입구가 형성되어 반응가스가 석영 튜브 내부로 균일하게 공급됨으로써 두께가 균일한 박막을 성장시킬 수 있다. 또한, 본 발명에 따르면 튜브 덮개가 개구부에 덮힌 상태에서 석영 튜브가 반응실로 이동하기 때문에 외부로부터 대기가스의 유입이 차단되어 자연산화막의 성장이 최소화된다.
-
Patent Agency Ranking
公开(公告)号：KR1020050065888A
公开(公告)日：2005-06-30
申请号：KR1020030097048
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L31/10
CPC classification number: H01L31/02161 , H01L31/02019 , H01L31/022408
Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.
-
公开(公告)号：KR100485129B1
公开(公告)日：2005-04-25
申请号：KR1020020070288
申请日：2002-11-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계 방출 소자의 제조 방법에 관한 것으로, 케소드를 형성하기 위해 도전층을 건식식각하는 과정에서 식각된 도전물의 재증착을 이용하여 케소드 측벽에 케소드 팁을 형성한다. 도전물의 재증착에 의해 형성된 케소드 팁의 선단은 선형으로 이루어지기 때문에 점 형상을 갖는 종래의 케소드 팁에 비해 높은 방전효율을 갖는다. 또한, 식각물질과 반응가스에 따라 건식식각 시 재증착이 일어나는 다양한 금속물질을 이용하여 케소드를 형성할 수 있으므로 방전수명이 양호한 금속을 사용하면 특성이 개선된 케소드 팁을 형성할 수 있으며, 저온에서 공정이 진행되므로 유리 기판의 사용도 가능해진다.
-
公开(公告)号：KR1020050010661A
公开(公告)日：2005-01-28
申请号：KR1020030050042
申请日：2003-07-22
Applicant: 한국전자통신연구원
IPC: H01L21/22
Abstract: PURPOSE: A lateral diffusion furnace for manufacturing a semiconductor device is provided to load easily a wafer on a boat in a quartz tube by using a tilted opening of the quartz tube and to grow a uniform thin film and minimize the growth of a native oxide layer by preventing an atmospheric gas from permeating into the tube using a tube lid having a gas injection port with a plurality of gas outlet holes. CONSTITUTION: A lateral diffusion furnace includes a reaction chamber(11) with a heating coil(13), a boat(14) for loading wafers(15), a tube and a tube lid. The tube(12) includes a tilted opening(B) for exposing the boat to the outside. The tube lid(20) is used for sealing the tube by covering the opening of the tube. The tube lid includes a gas injection port(17) with a plurality of gas outlet holes(21).
Abstract translation: 目的：提供用于制造半导体器件的横向扩散炉，通过使用石英管的倾斜开口容易地在石英管中的船上加载晶片，并且生长均匀的薄膜并使天然氧化物层的生长最小化 通过使用具有具有多个气体出口孔的气体注入口的管盖来防止大气气体渗透到管中。 构成：横向扩散炉包括具有加热线圈（13）的反应室（11），用于装载晶片（15）的船（14），管和管盖。 管（12）包括用于将船暴露到外部的倾斜开口（B）。 管盖（20）用于通过覆盖管的开口来密封管。 管盖包括具有多个气体出口孔（21）的气体注入口（17）。
-
公开(公告)号：KR100249827B1
公开(公告)日：2000-03-15
申请号：KR1019970071624
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 제조 공정시 미세패턴이 가능한 다층 금속배선의 제조방법을 제공한다.
본 발명의 다층 금속배선 방법은 반도체 소자가 형성되어 있는 기판상에 1차 금속 배선층과 상층 금속과의 접속을 위한 필라를 형성하기 위해 필라 형성용 금속막을 차례로 적층하고, 필라 형성용 금속막상에 감광막 패턴을 형성하여 산화막을 패터닝하여 산화막 패턴을 필라 형성용 마스크 패턴으로 이용 하며, 산화막으로 식각 마스크 패턴을 형성한 후, 1차 금속 배선층의 패턴 형상을 가지는 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 이용하여 필라 형성용 금속막을 식각하여 1차 금속 배선의 패터닝 형상을 필라 형성용 금속막에 형성한 후, 감광막 패턴을 제거하고 산화막으로된 마스크 패턴을 식각 마스크로 이용하여, 필라 형성용 금속막과 1차 금속 배선층을 동시에 패터닝하여 필라와 1차 금속배선을 형성하는 공정에 이루어진다.
본 발명은 필라를 형성하기 위한 마스크로서 산화막을 이용하므로서 단차의 발생을 없앨 수 있어, 1층이상의 상층 금속층을 미세하게 패터닝할 수 있다.-
公开(公告)号：KR1020000002810A
公开(公告)日：2000-01-15
申请号：KR1019980023728
申请日：1998-06-23
Applicant: 한국전자통신연구원
IPC: H01J9/02
Abstract: PURPOSE: A method for manufacturing a gate electrode of a field emission device containing a silicon tip is provided to use an optical contrast increasing material. CONSTITUTION: A method for manufacturing a gate electrode comprises: a first process depositing a poly silicon or an amorphous silicon(1) on a glass substrate(10) for depositing a gate insulating film(2) at a low temperature after forming a silicon tip(9); a second process depositing a gate electrode metal layer(3) for depositing a thin film(5) for a gate electrode masking on the metal layer; a third process forming a gate opening shape on a photoresist(6) as a magnetic array shape; and a fourth process patterning and etching the gate electrode after wet typed etching a part of a gate insulating oxidized film(2) using an etching liquid for exposing a tip.
Abstract translation: 目的：提供一种用于制造包含硅尖端的场致发射器件的栅电极的方法，以使用增加光学对比度的材料。 构成：用于制造栅电极的方法包括：在形成硅尖端之后在低温下沉积栅极绝缘膜（2）的玻璃基板（10）上沉积多晶硅或非晶硅（1）的第一工艺 （9）; 沉积栅电极金属层（3）的第二工艺，用于沉积用于金属层上的栅极电极的薄膜（5）; 在光致抗蚀剂（6）上形成作为磁性阵列形状的开口形状的第三工序; 以及使用用于暴露尖端的蚀刻液湿式蚀刻部分栅极绝缘氧化膜（2）之后，对栅电极进行图案化和蚀刻的第四工艺。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.023 seconds)
