-
公开(公告)号：KR100820182B1
公开(公告)日：2008-04-08
申请号：KR1020070054562
申请日：2007-06-04
Applicant: 한국전자통신연구원
IPC: H01L21/027 , B82Y40/00
CPC classification number: G03F7/0002 , B81C1/0046 , B82Y40/00 , H01L21/02603 , Y10S977/887
Abstract: A method for fabricating a nano wire device using nano imprinting lithography is provided to reduce an interval of fabrication time of a nano wire device by forming a pattern only once. An insulation layer(20) is formed on a substrate(10). A nano wire solution including a nano wire(60) is deposited on the insulation layer wherein a plurality of nano wires and an organic solvent can be mixed in the nano wire solution. Photoresist is formed on the resultant structure. The photoresist is stamped by using a nano imprinting stamp having a pattern of a nano size. A metal layer for a metal electrode is deposited on the stamped photoresist. The photoresist remaining on the insulation layer is removed by a lift-off process.
Abstract translation: 提供使用纳米压印光刻制造纳米线器件的方法，通过仅形成一次图案来减少纳米线器件的制造时间的间隔。 绝缘层（20）形成在基板（10）上。 包括纳米线（60）的纳米线溶液沉积在绝缘层上，其中可以在纳米线溶液中混合多根纳米线和有机溶剂。 在所得结构上形成光刻胶。 通过使用具有纳米尺寸图案的纳米压印印模冲压光致抗蚀剂。 用于金属电极的金属层沉积在冲压的光致抗蚀剂上。 通过剥离工艺除去残留在绝缘层上的光致抗蚀剂。
-
公开(公告)号：KR100760196B1
公开(公告)日：2007-09-20
申请号：KR1020060055270
申请日：2006-06-20
Applicant: 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1228 , H03B5/1215 , H03B5/1243 , H03B5/1265 , H03B5/1271 , H03B2201/0208 , H03B2201/0266 , H03J2200/10
Abstract: 본 발명은 재구성이 가능한 멀티밴드 멀티모드 무선 송수신기에 사용되는 LC공조 전압제어발진기(voltage-controlled oscillator:VCO)에 관한 것으로 광대역 멀티밴드의 주파수를 발생시키기 위해 커패시터 뱅크와 스위칭할 수 있는 인덕터가 내장된 구조이다. 본 발명의 적응성 에미터-축퇴 부성 저항셀을 내장한 LC공조 전압제어발진기에서 커패시터 뱅크에 의한 발진진폭의 불균형을 보상하기 위해 꼬리전류원 대신에 상기 적응성 에미터-축퇴 부성 저항셀을 사용하여 상기 꼬리전류원에 의한 상기 LC공조 전압제어발진기의 위상잡음 열화를 방지한다.
본 발명의 LC 공조 전압제어발진기는, 발진파의 주파수를 결정하는 인덕턴스 성분을 제공하기 위한 인덕턴스부; 발진파의 주파수를 결정하며 제어 비트에 따라 이산적으로 정해지는 커패시턴스 성분을 제공하기 위한 이산 커패시터 뱅크; 및 발진파의 진폭을 일정하게 하기 위해, 상기 제어 비트에 따라 이산적으로 결정되는 부(-)성 저항 성분을 제공하기 위한 이산 부성 저항셀을 포함하는 것을 특징으로 한다.
전압제어발진기, VCO, LC 발진기, 다중 대역 발진기, 꼬리전류원-
公开(公告)号：KR100738836B1
公开(公告)日：2007-07-12
申请号：KR1020060043737
申请日：2006-05-16
Applicant: 한국전자통신연구원
IPC: H01L21/324 , H01L21/3065
Abstract: 본 발명은 급속열처리 장치와 리모트 플라즈마 형성 장치 사이에 수소 흡착 장치를 사용하여, 수소의 함유량을 최소화하고 소자의 신뢰성과 전기적 특성을 향상시키는 수소 흡착 장치를 이용한 급속 열처리 리모트 플라즈마 질화막 형성 장치를 제공하기 위한 것으로, NH
3 반응가스를 공급하는 가스공급 라인과, 상기 가스공급 라인을 통해 공급되는 상기 NH
3 반응가스를 활성화시켜 리모트 플라즈마를 형성하는 리모트 플라즈마 형성부와, 상기 리모트 플라즈마 형성부에서 발생되는 라디컬 및 이온 중에서 수소 라디컬 및 수소 이온의 통과를 막는 수소 흡착부와, 상기 수소 흡착부를 통과한 질소 라디컬 및 질소 이온을 이용하여 질화막을 형성하는 급속 열처리부를 포함하는 포함하는 데 있다.
질화막, 급속 열처리 장치(RTP), 리모트 플라즈마, 수소 흡착 장치-
公开(公告)号：KR1020070061264A
公开(公告)日：2007-06-13
申请号：KR1020060076773
申请日：2006-08-14
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: A triple well p-type low voltage triggered ESD protection device is provided to perform an operation at a low trigger voltage, to minimize parasitic capacitance, and to obtain a fast response speed to an ESD pulse. A deep n-type well(30) is formed on a p-type substrate(20). An n-type well(40) and a p-type well(50) are formed within the deep n-type well. A bias applying region is formed to apply directly a bias voltage to the p-type well. The bias applying region is formed with a p+ diffusion region(80) which is formed at a junction side of the n-type well and the p-type well.
Abstract translation: 提供三阱p型低电压触发ESD保护装置，以在低触发电压下执行操作，以最小化寄生电容，并获得对ESD脉冲的快速响应速度。 在p型衬底（20）上形成深n型阱（30）。 在深n型井内形成n型阱（40）和p型阱（50）。 形成偏置施加区域以直接施加偏压到p型阱。 偏置施加区域形成有形成在n型阱和p型阱的接合侧的p +扩散区（80）。
-
公开(公告)号：KR1020070061176A
公开(公告)日：2007-06-13
申请号：KR1020060055270
申请日：2006-06-20
Applicant: 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1228 , H03B5/1215 , H03B5/1243 , H03B5/1265 , H03B5/1271 , H03B2201/0208 , H03B2201/0266 , H03J2200/10
Abstract: An LC resonance voltage controlled oscillator for a multiband with an adaptive negative resistance cell is provided to prevent the deterioration of phase noise and to sufficiently compensate for variation of oscillation amplitude. An LC resonance voltage controlled oscillator(300) for a multiband with an adaptive negative resistance cell includes an inductance unit(330), a discrete capacitor bank, and a discrete negative resistance cell(310). The inductance unit provides an inductance component determining the frequency of an oscillating wave. The discrete capacitor bank determines the frequency of the oscillating wave, and provides a capacitance component discretely determined according to a control bit. The discrete negative resistance cell provides a negative resistance component discretely determined by the control bit so as to make amplitude of the oscillating wave uniform.
Abstract translation: 提供一种用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器，以防止相位噪声的恶化并充分补偿振荡幅度的变化。 用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器（300）包括电感单元（330），分立电容器组和离散负电阻单元（310）。 电感单元提供确定振荡波频率的电感分量。 离散电容器组确定振荡波的频率，并提供根据控制位离散地确定的电容分量。 离散负电阻单元提供由控制位离散地确定的负电阻分量，以使振荡波的幅度均匀。
-
Patent Agency Ranking
公开(公告)号：KR1020070060286A
公开(公告)日：2007-06-13
申请号：KR1020050119513
申请日：2005-12-08
Applicant: 한국전자통신연구원
CPC classification number: G11C27/026 , H03F3/005 , H03F3/70 , H03F2200/297
Abstract: A multiplying track-and-hold amplifier is provided to maximize efficiency of a signal process by using a compensation capacitor of a two-step amplifier as a hold capacitor. A multiplying track-and-hold amplifier processes two different signals for one period. The track-and-hold amplifier maintains a previous signal for a phase Phi1 and outputs a new input signal at a phase Phi2. Switches(SW1,SW1B) and sampling switches(SW3,SW3B) are switched on. Voltages(Vcp,Vcn) are sampled in Cs and CSB. Tracking switches(SW4,SW4B) and switches(SW6,SW6B) connected to an output terminal are switched off. A voltage of the output terminal maintains the last voltage of the phase Phi2. Amplifiers(A2,Cc,CCB) maintain an output function. The voltages(Vcn,Vcp) are applied to Cs and CSB through input switches(SW2,SW2B) at the phase Phi2.
Abstract translation: 提供乘法跟踪和保持放大器，以通过使用两级放大器的补偿电容器作为保持电容器来最大化信号处理的效率。 乘法跟踪和保持放大器在一个周期内处理两个不同的信号。 跟踪和保持放大器维持相位Phi1的先前信号，并以相位Phi2输出新的输入信号。 开关（SW1，SW1B）和采样开关（SW3，SW3B）接通。 电压（Vcp，Vcn）在Cs和CSB中采样。 连接到输出端子的跟踪开关（SW4，SW4B）和开关（SW6，SW6B）关闭。 输出端子的电压维持相位Phi2的最后电压。 放大器（A2，Cc，CCB）保持输出功能。 电压（Vcn，Vcp）通过相位Phi2的输入开关（SW2，SW2B）施加到Cs和CSB。
-
公开(公告)号：KR100696197B1
公开(公告)日：2007-03-20
申请号：KR1020050089718
申请日：2005-09-27
Applicant: 한국전자통신연구원
IPC: H01L21/335
CPC classification number: H01L29/785 , H01L29/66818 , H01L29/7851
Abstract: A multiple-gate MOS transistor using a Si substrate and a method for manufacturing the same are provided to improve thermal conductivity and floating body effect by using a bulk silicon substrate. A channel region(32b) having a streamlined top part and a single crystalline active region(36a,36b) position at both sides of the channel region are formed on a bulk silicon substrate by using an anode patterning method. The single crystalline active region is thicker and broader than the channel region. A nitride layer(37b) is formed on both sides of the single crystalline active region to expose a top part of the single crystalline active region. A gate electrode(35) is formed on overlap the top part of the exposed single crystalline active region.
Abstract translation: 提供了使用Si衬底的多栅极MOS晶体管及其制造方法，以通过使用体硅衬底来改善导热性和浮体效应。 通过使用阳极图案化方法，在体硅衬底上形成具有流线型顶部和位于沟道区两侧的单晶有源区（36a，36b）的沟道区（32b）。 单晶有源区域比沟道区域更宽和更宽。 在单晶有源区的两侧形成氮化物层（37b），以露出单晶有源区的顶部。 在暴露的单晶有源区的顶部上重叠形成栅电极（35）。
-
公开(公告)号：KR100684180B1
公开(公告)日：2007-02-20
申请号：KR1020050039175
申请日：2005-05-11
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L29/866
Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 제 1 웰 및 제 2 웰이 형성된 반도체 기판; 상기 제 1 웰의 상부에 형성된 제 1 및 제 2 고농도 이온주입 영역; 상기 제 2 웰의 상부에 형성된 제 3 및 제 4 고농도 이온주입 영역; 상기 제 1 웰 및 제 2 웰 계면에 형성된 제 5 고농도 이온주입 영역; 상기 제 5 고농도 이온주입 영역 일측의 상기 제 2 웰 상부에 형성된 제 6 고농도 이온주입 영역; 상기 제 6 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 1 및 제 2 고농도 이온주입 영역에 소스가 접속되고, 게이트가 저항을 통해 상기 제 1 및 제 2 고농도 이온주입 영역에 접속된 제 1 과부하 방지수단; 및 상기 제 5 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 3 및 제 4 고농도 이온주입 영역에 소스가 각각 접속되고, 게이트가 저항을 통해 상기 제 3 및 제 4 고농도 이온주입 영역에 접속된 제 2 과부하 방지수단을 포함한다.
정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 제너 접합 다이오드, 트리거 전압-
公开(公告)号：KR100644816B1
公开(公告)日：2006-11-15
申请号：KR1020040105702
申请日：2004-12-14
Applicant: 한국전자통신연구원
Abstract: 본 발명은 위상고정루프를 이용한 Fractional-N 주파수 합성기에 관한 것이다. 본 발명에 따른 주파수 합성기는 고차 시그마-델타 변조기, 펄스-스왈로우 방식의 다중모드 분주기, 저위상잡음을 갖는 부궤환 방식의 LC-공조 전압제어발진기를 포함한다. 이러한 구성에 의해, 본 발명의 시그마-델타 Fractional-N 주파수 합성기는 시그마-델타에 의한 노이즈 쉐이핑과 우수한 스퓨리어스 억제 기능을 가진다.
fractional-N 주파수 합성기, 위상고정루프, 시그마-델타, 펄스-스왈로우, 다중모드 분주기, LC-공조 전압제어발진기-
公开(公告)号：KR100609367B1
公开(公告)日：2006-08-08
申请号：KR1020050034402
申请日：2005-04-26
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 실리콘 온 인슐레이터(Silicon On Insulator, 이하 'SOI'라 칭함) 기판의 제조방법에 관한 것으로, 제1 웨이퍼의 소정 깊이에 매립산화막층을 형성한 후 상기 제1 웨이퍼 상에 제1 산화막을 형성하는 단계와, 상기 제1 웨이퍼의 상면이 노출되도록 상기 제1 웨이퍼 상부의 제1 산화막을 제거한 후 노출된 상기 제1 웨이퍼의 상면에 반도체 에피막층 및 반도체층을 순차적으로 형성하는 단계와, 상기 반도체층 상에 소정 두께의 제2 산화막이 형성된 제2 웨이퍼를 접합시키는 단계와, 상기 반도체층이 노출되도록 상기 제1 웨이퍼 하부의 제1 산화막, 상기 매립산화막층 하부의 제1 웨이퍼, 상기 매립산화막층, 상기 반도체 에피막층과 상기 매립산화막층 사이의 제1 웨이퍼 및 상기 반도체 에피막층을 순차적으로 제거하는 단계를 포함함으로써, 공정이 비교적 단순하고 실시가 용이하며, 고품질의 균일하고 초박막의 특성을 가지는 SOI 기판을 제조할 수 있는 효과가 있다.
나노 소자, 반도체, SOI, 실리콘웨이퍼, 매립산화막층, 산소이온, 반도체 에피막층
-
-
-
-
-
-
-
-
-
Search Results
494
records
(took 0.029 seconds)
