公开(公告)号：DE102004033825A1

公开(公告)日：2006-02-09

申请号：DE102004033825

申请日：2004-07-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  BARTH HANS-JOACHIM

IPC: H01L21/02 ,  H01L21/768 ,  H01L21/822 ,  H01L27/08

Abstract: The invention relates to a method for producing a capacitor arrangement, and to a corresponding capacitor arrangement, wherein the first insulating layer is formed at the surface of a carrier substrate and a first capacitor electrode with a multiplicity of interspaced first interconnects is produced in said insulating layer. Using a mask layer, partial regions of the first insulating layer are removed for the purpose of uncovering the multiplicity of first interconnects, and after the formation of a capacitor dielectric at the surface of the uncovered first interconnects, a second capacitor electrode is formed with a multiplicity of interspaced second interconnects lying between the first interconnects coated with capacitor dielectric. This additionally simplified production method enables self-aligning and cost-effective production of capacitors having a high capacitance per unit area and mechanical stability.

公开(公告)号：DE10230696B4

公开(公告)日：2005-09-22

申请号：DE10230696

申请日：2002-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  FEHLHABER RODGER

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786

Abstract: A method for fabricating a short channel field-effect transistor is presented. A sublithographic gate sacrificial layer is formed, as are spacers at the side walls of the gate sacrificial layer. The gate sacrificial layer is removed to form a gate recess and a gate dielectric and a control layer are formed in the gate recess. The result is a short channel field-effect transistor with minimal fluctuations in the critical dimensions in a range below 100 nanometers.

公开(公告)号：DE10348007A1

公开(公告)日：2005-05-25

申请号：DE10348007

申请日：2003-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  FEHLHABER RODGER

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/336 ,  H01L29/423 ,  H01L29/786 ,  H01L29/78

公开(公告)号：DE10348006A1

公开(公告)日：2005-05-25

申请号：DE10348006

申请日：2003-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT

IPC: H01L21/8242 ,  H01L27/108

Abstract: A field effect transistor is provided. The field effect transistor includes a channel region, electrically conductive channel connection regions, and a control region. The electrically conductive channel connection regions adjoin the channel region along with a transistor dielectric. The control region is separated from the channel region by the transistor dielectric. In addition, the control region may comprise a monocrystalline material.

公开(公告)号：DE10260234A1

公开(公告)日：2004-07-15

申请号：DE10260234

申请日：2002-12-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  FEHLHABER RODGER

IPC: H01L21/28 ,  H01L21/8234 ,  H01L21/84 ,  H01L21/336

公开(公告)号：AU2003289828A1

公开(公告)日：2004-07-14

申请号：AU2003289828

申请日：2003-12-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  FEHLHABER RODGER

IPC: H01L21/28 ,  H01L21/8234 ,  H01L21/84 ,  H01L21/336

公开(公告)号：DE10246718A1

公开(公告)日：2004-04-22

申请号：DE10246718

申请日：2002-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT ,  SCHRUEFER KLAUS ,  HOLZ JUERGEN

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Field effect transistor comprises a semiconductor substrate (1), a source recess (SV) and a drain recess (DV) formed in the substrate, a recessed insulating layer (VI) formed in the base region of the source and drain recess, an electrically conducting filler layer (F) formed on the surface of the insulating layer, a gate dielectric (3) formed on the substrate surface between the source and drain recesses, and a gate layer (4) formed on the surface of the gate dielectric. An Independent claim is also included for a process for the production of a field effect transistor.

公开(公告)号：DE10226914A1

公开(公告)日：2004-01-08

申请号：DE10226914

申请日：2002-06-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TEWS HELMUT

IPC: H01L21/8234 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/8247 ,  H01L27/088 ,  H01L27/092 ,  H01L27/115 ,  H01L29/51 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

Abstract: A method for fabricating a spacer structure includes: forming a gate insulation layer having a gate deposition-inhibiting layer, a gate layer and a covering deposition-inhibiting layer on a semiconductor substrate, and patterning the gate layer and the covering deposition-inhibiting layer in order to form gate stacks. An insulation layer is deposited selectively using the deposition-inhibiting layers, thereby permitting highly accurate formation of the spacer structure.

公开(公告)号：DE102009001522B4

公开(公告)日：2016-03-10

申请号：DE102009001522

申请日：2009-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  TEWS HELMUT

IPC: H01L25/16 ,  H01L21/58 ,  H01L21/60 ,  H01L27/06 ,  H01L29/92

Abstract: Halbleiterstruktur (110) mit: einem Halbleiterchip (200), der zumindest teilweise in einer Trägervorrichtung (410) eingebettet ist, und einem Kondensator (300), der elektrisch an den Chip (200) gekoppelt ist, wobei der Kondensator (300) außerhalb der lateralen Begrenzung des Chips (200) angeordnet ist, mit einer leitenden Umverteilungsschicht (500), wobei die Umverteilungsschicht (500) einen ersten Teilbereich (500A) und einen zweiten Teilbereich (500B) beinhaltet, der mit Abstand von dem ersten Teilbereich (500A) angeordnet ist, wobei der erste Teilbereich (500A) einen ersten Teil hat, der eine erste Kondensatorplatte des Kondensators (300) bildet, wobei der erste Teilbereich (500A) einen zweiten Teil hat, der die erste, obere Kondensatorplatte elektrisch an den Chip (200) koppelt, wobei der zweite Teilbereich (500B) eine zweite, untere Kondensatorplatte (320) des Kondensators (300) elektrisch an den Chip (200) koppelt, wobei ein Kondensatordielektrikum (330) ein Material mit hohem k oder eine Kombination von verschiedenen dielektrischen Materialien umfasst.

公开(公告)号：DE102008054320B4

公开(公告)日：2015-03-05

申请号：DE102008054320

申请日：2008-11-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM DR ,  BAUMGARTNER PETER ,  BENETIK THOMAS ,  KALTALIOGLU ERDEM ,  RIESS PHILIPP ,  RUDERER ERWIN ,  TEWS HELMUT ,  GLASOW ALEXANDER VON

IPC: H01L21/822 ,  H01L27/08

Abstract: Verfahren zum Herstellen eines Kondensators (360), wobei das Verfahren folgendes aufweist: Ausbilden einer ersten Platte (310a) und einer zweiten Platte (310b) über einem Werkstück; und Ausbilden eines Kondensatordielektrikums (324a, 324b, 324c) zwischen der ersten Platte (310a) und der zweiten Platte (310b), wobei das Ausbilden der ersten Platte (310a) und der zweiten Platte (310b) jeweils folgendes aufweisen: Bilden mehrerer erster in horizontaler Richtung verlaufender paralleler leitender Elemente (312); Ausbilden mehrerer zweiter in horizontaler Richtung verlaufender paralleler leitender Elemente (314) über den mehreren ersten parallelen leitenden Elementen (312); Koppeln eines ersten Basiselements (316) an ein Ende mindestens einiger der mehreren ersten parallelen leitenden Elemente (312); Koppeln eines zweiten Basiselements (318) an ein Ende von mindestens einigen der mehreren zweiten parallelen leitenden Elemente (314); und Ausbilden mindestens eines verbindenden Elements (320) zwischen den mehreren ersten parallelen leitenden Elementen (312) und den mehreren zweiten parallelen leitenden Elementen (314), wobei das Ausbilden des mindestens einen verbindenden Elements (320) das Ausbilden mindestens eines in horizontaler Richtung länglichen Vias (322) aufweist und wobei das Ausbilden der ersten Platte (310a) und der zweiten Platte (310b) das Verschachteln der mehreren ersten parallelen leitenden Elemente (312) der ersten Platte (310a) mit den mehreren ersten parallelen leitenden Elementen (312) der zweiten Platte (310b) und das Verschachteln der mehreren zweiten parallelen leitenden Elemente (314) der ersten Platte (310a) mit den mehreren zweiten parallelen leitenden Elementen (314) der zweiten Platte (310b) aufweist, wobei die mehreren ersten parallelen leitenden Elemente (312) und die ersten Basiselemente (316) in einem ersten Isoliermaterial (324a) ausgebildet werden, wobei das Ausbilden der verbindenden Elemente (320) und der zweiten parallelen leitenden Elemente (314) das Ausbilden eines zweiten Isoliermaterials (324b, 324c) mit einem unteren Abschnitt und einem oberen Abschnitt über dem ersten Isoliermaterial ...