公开(公告)号：DE102015109358A1

公开(公告)日：2015-12-17

申请号：DE102015109358

申请日：2015-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： IRSIGLER PETER ,  ZELSACHER RUDOLF

IPC: G03F7/20 ,  G03F1/00

Abstract: Ein Verfahren zum Belichten einer Struktur auf einem Substrat umfasst das Positionieren eines invariablen Retikels und eines programmierbaren Retikels in einem Lichtweg zwischen einer Lichtquelle und einer Schicht auf einem Substrat, das mit Licht belichtet werden soll, und das Belichten der Schicht auf dem Substrat durch Licht aus der Lichtquelle, das durch das invariable Retikel und das programmierbare Retikel hindurchtritt.

公开(公告)号：DE112013005770T5

公开(公告)日：2015-08-13

申请号：DE112013005770

申请日：2013-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEIS ROLF ,  IRSIGLER PETER ,  MEISER ANDREAS ,  HIRLER FRANZ ,  VIELEMEYER MARTIN ,  ZUNDEL MARKUS

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: Eine Halbleitervorrichtung umfasst einen Transistor, der in einem Halbleiterkörper gebildet ist, der eine erste Hauptoberfläche hat. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone, einen Sourcekontakt, der elektrisch mit dem Sourcebereich verbunden ist, einen Drainkontakt, der elektrisch mit dem Drainbereich verbunden ist, und eine Gateelektrode an dem Kanalbereich. Der Kanalbereich und die Driftzone sind längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Kanalbereich hat eine Gestalt eines ersten Kammes, der sich längs der ersten Richtung erstreckt. Ein Kontakt aus dem Sourcekontakt und dem Drainkontakt ist benachbart zu der ersten Hauptoberfläche, und der andere Kontakt aus dem Sourcekontakt und dem Drainkontakt ist benachbart zu einer zweiten Hauptoberfläche, die entgegengesetzt zu der ersten Hauptoberfläche ist.

公开(公告)号：DE102015101894A1

公开(公告)日：2015-08-13

申请号：DE102015101894

申请日：2015-02-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BROCKMEIER ANDRE ,  GRILLE THOMAS ,  HEDENIG URSULA ,  IRSIGLER PETER ,  MAURER DANIEL ,  PIRK SOENKE

IPC: B81C1/00 ,  B81B7/02 ,  H04R1/00

Abstract: In verschiedenen Ausführungsformen wird ein Verfahren zur Herstellung von Mikrofonstrukturen bereitgestellt. Das Verfahren kann Folgendes aufweisen: Bereitstellen eines Substrats, das eine Vorderseite und eine Rückseite aufweist, wobei die Rückseite von der Vorderseite abgewandt ist, und einen inneren Bereich und einen äußeren Bereich aufweist, der den inneren Bereich seitlich umgibt, wobei der innere Bereich mehrere Mikrofonbereiche aufweist, wobei jedes Mikrofon für ein Mikrofon von den mehreren Mikrofonen bereitgestellt wird (S2); Bilden mehrerer Schichten für die mehreren Mikrofone in den Mikrofonbereichen auf der Vorderseite des Substrats (S4); Bilden einer Aussparung von der Rückseite des Substrats, wobei die Aussparung den gesamten inneren Bereich seitlich überlappt (S8); Bilden mehrerer Hohlräume in einem Boden der Aussparung, wobei jeder Hohlraum von den mehreren Hohlräumen in einem der Mikrofonbereiche gebildet wird (S10); Bearbeiten der Schichten zum Bilden der mehreren Mikrofonstrukturen, wobei jede Mikrofonstruktur mindestens eine Schicht von den mehreren Schichten und einen Hohlraum aufweist; und Trennen der mehreren Mikrofonstrukturen voneinander (S12).

公开(公告)号：DE102013112646A1

公开(公告)日：2014-05-22

申请号：DE102013112646

申请日：2013-11-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： IRSIGLER PETER ,  SCHULZE HANS-JOACHIM

IPC: H01L21/8258 ,  C30B25/18 ,  H01L21/18 ,  H01L21/20 ,  H01L31/18 ,  H01L33/02 ,  H01L33/30

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren für das beanspruchungsreduzierte Ausbilden eines Halbleiterbauelements: Bereitstellen eines Halbleiterwafers, der eine Oberseite (16) und eine erste Halbleiterschicht (1) aus einem ersten Halbleitermaterial an der Oberseite (16) umfasst; Ausbilden, in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zu der Oberseite (16) verläuft, mehrerer erster vertikaler Gräben (50) und mehrerer zweiter vertikaler Gräben (51) an der Oberseite (16) zwischen benachbarten ersten vertikalen Gräben (50), so dass die ersten vertikalen Gräben (50) im vertikalen Querschnitt eine größere horizontale Ausdehnung als die zweiten vertikalen Gräben (51) aufweisen; und Ausbilden mehrerer dritter Halbleiterschichten (3) an der Oberseite (16), die im vertikalen Querschnitt voneinander durch Spalte beabstandet sind, von denen jeder im vertikalen Querschnitt bei Betrachtung von oben einen jeweiligen ersten vertikalen Graben überlappt. Mindestens eine der dritten Halbleiterschichten (3) enthält ein Halbleitermaterial, das von dem ersten Halbleitermaterial verschieden ist.