公开(公告)号：KR1020110108136A

公开(公告)日：2011-10-05

申请号：KR1020100027467

申请日：2010-03-26

Applicant: 삼성전자주식회사

Inventor： 김동한 ,  박성우 ,  박진우 ,  임소영 ,  김정환 ,  배광진 ,  이파란

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/00 ,  H01L21/683 ,  H01L25/065 ,  H01L25/10

CPC classification number: H01L25/105 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L29/0657 ,  H01L2221/68359 ,  H01L2224/04105 ,  H01L2224/05171 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48235 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/73277 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10157 ,  H01L2924/10158 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2224/45099 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 반도체 하우징 패키지를 제공할 수 있다. 상기 반도체 하우징 패키지는 몰드막, 하우징 칩, 재배선 패턴 및 하우징 단자를 포함할 수 있다. 상기 몰드막은 하우징 칩을 감싸면서 하우징 칩을 부분적으로 노출시킬 수 있다. 상기 재배선 패턴은 하우징 칩과 전기적으로 접속하면서 몰드막 상에 배치될 수 있다. 상기 하우징 단자는 재배선 패턴과 접촉할 수 있다. 상기 반도체 하우징 패키지는 반도체 베이스 패키지 상에 위치하면서 반도체 베이스 패키지와 함께 반도체 패키지 구조물을 구성할 수 있다. 상기 반도체 패키지 구조물은 프로세서 베이스드 시스템에 배치될 수 있다.

Abstract translation: 可以提供半导体外壳封装。 半导体外壳封装可以包括模具层，壳体芯片，再分布结构和壳体节点。 模具层可围绕并部分地暴露外壳芯片。 再分布结构可以电连接到壳体芯片并且可以设置在模具层上。 壳体节点可以与再分布结构接触。 半导体外壳封装可以设置在半导体基底封装上，并且可以与半导体基底封装构成半导体封装结构。 半导体封装结构可以设置在基于处理器的系统上。

公开(公告)号：KR100997972B1

公开(公告)日：2010-12-02

申请号：KR1020030086311

申请日：2003-12-01

Applicant: 삼성전자주식회사

Inventor： 김택영 ,  박진우

IPC: G02F1/133

Abstract: 본 발명은 킥백 전압을 보상하기 위해 게이트 온 전압의 레벨을 조정하는 액정 표시 장치에 관한 것이다. 이 액정 표시 장치는 복수의 게이트선과 복수의 데이터선에 각각 연결된 스위칭 소자를 구비하며 행렬의 형태로 배열된 복수의 화소를 포함하는 액정 표시판 조립체, 상기 화소에 게이트 온 전압과 게이트 오프 전압으로 이루어진 게이트 신호를 인가하는 게이트 구동부, 상기 게이트 구동부의 동작을 제어하는 게이트 제어 신호를 출력하는 신호 제어부, 그리고 상기 신호 제어부로부터의 상기 게이트 제어 신호에 기초하여 상기 게이트 온 전압의 레벨을 변화시키는 게이트 온 전압 보정부를 포함한다. 게이트 온 전압 보정부를 제너 다이오드를 구비하고 있으므로 상기 게이트 온 전압의 레벨은 상기 제너 다이오드에 의해 정해진 일정 레벨 이하로 감소되지 않는다.
액정표시장치, 킥백전압, 게이트온전압, 제너다이오드, 정전압

Abstract translation: 本发明涉及一种用于调整栅极导通电压的电平以补偿反冲电压的液晶显示装置。 该液晶显示装置包括液晶面板组件，该液晶面板组件包括以矩阵布置的多个像素并具有连接到多条栅极线和多条数据线的开关元件， 信号控制单元，用于施加栅极驱动单元，其输出栅极控制信号，用于控制栅极驱动器和栅极导通电压补偿在的电平的变化的操作的栅极导通时，从所述信号控制信号的栅极控制信号电压 它包括的部分。 因为栅极导通电压校正单元包括齐纳二极管，所以栅极导通电压的电压不会降低到由齐纳二极管确定的预定电平以下。

公开(公告)号：KR1020100094827A

公开(公告)日：2010-08-27

申请号：KR1020090013997

申请日：2009-02-19

Applicant: 삼성전자주식회사

Inventor： 이원준 ,  박진우 ,  윤병문 ,  박철우

IPC: H01L21/8247 ,  H01L21/302

CPC classification number: H01L45/143 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1675

Abstract: PURPOSE: A method for manufacturing a phase-change memory device is provided to uniformly form the distribution of the resistance of a phase-change memory element by eliminating byproducts through a cleaning and rinsing process. CONSTITUTION: A phase-change structure(120) including a phase-change material layer(121), an upper electrode layer(122), and a hard mask layer(123) is formed on the lower electrode(110) of a semiconductor substrate(100). The phase-change material layer is etched. A reducing agent including fluorine, a dissolving agent, and a cleaning agent including water are used for cleaning the semiconductor substrate. A rinsing process is performed to the semiconductor substrate.

Abstract translation: 目的：提供一种用于制造相变存储器件的方法，以通过清洁和冲洗过程消除副产品来均匀地形成相变存储元件的电阻分布。 构成：在半导体衬底的下电极（110）上形成包括相变材料层（121），上电极层（122）和硬掩模层（123）的相变结构（120） （100）。 蚀刻相变材料层。 使用包含氟，溶解剂和包括水的清洁剂的还原剂来清洁半导体衬底。 对半导体基板进行漂洗处理。

公开(公告)号：KR1020090059504A

公开(公告)日：2009-06-11

申请号：KR1020070126386

申请日：2007-12-06

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  황태주 ,  김남석

IPC: H01L21/60

CPC classification number: H01L24/11 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/10126 ,  H01L2224/1308 ,  H01L2224/13099 ,  H01L2224/13565 ,  H01L2224/16 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/00014

Abstract: A semiconductor device and a manufacturing method thereof are provide to fill underfill resin and to obtain resistance against an external impact by forming a material film with a high wetting angle with a solder in a side of a bump. A mask pattern having an opening is formed in an electrode pad(25) formed in a semiconductor substrate(20). A bump(80) is formed by filling the opening defined by the mask pattern with a first conductive material. A thin film made of a second material is formed in a side wall of the bump. A connection member made of a third conductive material is formed between the upper part of the bump and the wiring substrate to connect the bump and the wiring substrate(130) electrically. The underfill resin filled between the wiring substrate and the semiconductor substrate is formed. A wetting angle between the second material and the third material is larger than the wetting angle between the first material and the third material.

Abstract translation: 提供一种半导体器件及其制造方法，用于填充底部填充树脂并通过与凸块侧面的焊料形成具有高润湿角的材料膜来获得抵抗外部冲击的抵抗性。 具有开口的掩模图案形成在形成于半导体衬底（20）中的电极焊盘（25）中。 通过用第一导电材料填充由掩模图案限定的开口来形成凸块（80）。 在凸块的侧壁上形成由第二材料制成的薄膜。 在凸块的上部和布线基板之间形成由第三导电材料制成的连接构件，以电连接凸起和布线基板（130）。 形成填充在布线基板和半导体基板之间的底部填充树脂。 第二材料和第三材料之间的润湿角度大于第一材料和第三材料之间的润湿角。

公开(公告)号：KR100885918B1

公开(公告)日：2009-02-26

申请号：KR1020070038326

申请日：2007-04-19

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  조차제 ,  안은철 ,  황태주 ,  유혜정 ,  박찬

IPC: H01L23/12

CPC classification number: H01L24/73 ,  H01L24/12 ,  H01L24/16 ,  H01L24/32 ,  H01L25/0652 ,  H01L2224/0401 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/06134 ,  H01L2224/06136 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73203 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83194 ,  H01L2225/06517 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 반도체 디바이스 스택 패키지(semiconductor device stack package structure)에 있어 복수의 반도체 칩(chip)의 활성면이 기판(substrate)을 향하고, 복수의 반도체 칩 사이의 공간을 이용하여 상부 칩이 기판(substrate)에 범프(bump)로 연결되어 구현되는 패키지, 이를 이용한 전기장치 및 그 패키지의 제조방법에 관해 개시한다. 본 발명은 와이어루프(wire loop)가 없기 때문에 와이어루프(wire loop)로 인한 높이 증가가 없고, 전기적 통로(electrical path)의 길이를 줄여 전기적 성능(electrical performance) 특성을 향상시킨다. 이를 위하여 본 발명은 플립 칩(flip chip)만으로 이루어진 구조로서 복수의 칩으로 적층되며 다양한 스택 패키지 응용이 가능한 장점이 있다.
플립 칩(flip chip), 스택(stack), 페이스다운(face down), 범프(bump)

Abstract translation: 在半导体器件堆叠封装及其形成方法中，封装包括：衬底; 堆叠在所述基板上并具有朝向所述基板的方向取向的有源面的多个下部芯片; 以及设置在下芯片上的至少一个上芯片，并且经由设置在下芯片之间的凸块连接到基板。 由于没有形成线环，堆叠封装的高度不会增加，并且电气路径被缩短，从而提高了堆叠封装的电性能。 此外，半导体器件堆叠封装具有倒装芯片结构，因此可以以各种方式堆叠多个半导体芯片。

公开(公告)号：KR1020080094203A

公开(公告)日：2008-10-23

申请号：KR1020070038326

申请日：2007-04-19

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  조차제 ,  안은철 ,  황태주 ,  유혜정 ,  박찬

IPC: H01L23/12

CPC classification number: H01L24/73 ,  H01L24/12 ,  H01L24/16 ,  H01L24/32 ,  H01L25/0652 ,  H01L2224/0401 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/06134 ,  H01L2224/06136 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73203 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83194 ,  H01L2225/06517 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A semiconductor device stack package is provided to remove a height increase caused by a wire loop by eliminating the necessity of the entire loop. A plurality of lower chips(130) are stacked on a substrate(100) wherein the active surface of the lower chip faces the substrate. At least one upper chip is disposed on the lower chip, electrically connected to the substrate through a bump positioned among the plurality of lower chips. The lower chip can be electrically connected to the substrate through a bump positioned between the lower chip and the substrate. Solder balls(110) can be included on the lower surface of the substrate.

Abstract translation: 提供半导体器件堆叠封装以通过消除整个环路的必要性来消除由线环引起的高度增加。 多个下部芯片（130）堆叠在基板（100）上，其中下部芯片的有源表面面向基板。 至少一个上芯片设置在下芯片上，通过位于多个下芯片之间的凸块与基板电连接。 下芯片可以通过位于下芯片和衬底之间的凸块电连接到衬底。 焊球（110）可以包括在基板的下表面上。

公开(公告)号：KR1020070080713A

公开(公告)日：2007-08-13

申请号：KR1020060012112

申请日：2006-02-08

Applicant: 삼성전자주식회사

Inventor： 조강연 ,  박진우 ,  박종율

IPC: G09G3/36 ,  G02F1/1345 ,  G09G3/20

CPC classification number: G02F1/13452 ,  G02F1/133604 ,  G09G3/3688 ,  G09G5/395 ,  G09G2360/12

Abstract: A liquid crystal display device and an apparatus for driving the same are provided to easily display desired image data on an LCD panel without a separate driving device by allowing a timing controller to store the image data on an external memory using a BIST(Built-In Self Test) mode. A driving apparatus for an LCD(Liquid Crystal Display) device includes a memory, a memory controller(122), a TTL(Transistor-Transistor Logic) signal receiver(124), a PLL(126), and an RSDS(Reduced Swing Differential Signaling) converter(128). The memory stores image data. The memory controller controls writing/reading operations of the memory. The TTL signal receiver receives image data from the memory controller. The PLL(Phase Locked Loop) provides a reference clock signal which is used for synchronizing the image data from the memory. The RSDS converter converts the image data from the TTL signal receiver to an RSDS signal.

Abstract translation: 提供了一种液晶显示装置及其驱动装置，通过允许定时控制器使用BIST（内置）将图像数据存储在外部存储器上，从而在没有单独的驱动装置的情况下在LCD面板上容易地显示所需的图像数据 自检）模式。 一种用于LCD（液晶显示器）装置的驱动装置包括存储器，存储器控制器（122），TTL（晶体管 - 晶体管逻辑）信号接收器（124），PLL（126）和RSDS（减少摆动差分 信令）转换器（128）。 存储器存储图像数据。 存储器控制器控制存储器的写/读操作。 TTL信号接收器从存储器控制器接收图像数据。 PLL（锁相环）提供参考时钟信号，用于同步来自存储器的图像数据。 RSDS转换器将来自TTL信号接收器的图像数据转换为RSDS信号。

公开(公告)号：KR100735292B1

公开(公告)日：2007-07-03

申请号：KR1020060010568

申请日：2006-02-03

Applicant: 삼성전자주식회사 ,  고려대학교 산학협력단

Inventor： 정대광 ,  오윤제 ,  박진우 ,  이상록 ,  김일래

IPC: H04B10/2581 ,  H04L12/28

CPC classification number: H04J14/0226 ,  H04J14/0246 ,  H04J14/0247 ,  H04J14/025 ,  H04J14/0252 ,  H04J14/0282

Abstract: A PON(Passive Optical Network) is provided to solve a problem that an installation cost of a subscriber increases because a high-priced analog distribution feedback laser should be used. A CO(Central Office)(210) generates downlink optical signals and receives multiplexed uplink optical signals. Plural subscriber units(240-1-240-M) receive a corresponding downlink optical signal and generate a sub-carrier channel including electric data of an allocated frequency. Converters(230-1-230-N) convert the sub-carrier channels into the uplink optical signals. A multiplexing/demultiplexing unit(221) demultiplexes the downlink optical signals which have been multiplexed in the CO(210) and outputs them to a corresponding converter, and multiplexes uplink optical signals received from the converters(230-1-230-N) and outputs them into the CO(210). Intensity separators(235-1-235-N) separate a downlink optical signal of a corresponding wavelength and output the same to corresponding linked subscriber units, and output sub-carrier channels received from the corresponding linked subscriber units to the converters(230-1-230-N).

Abstract translation: 提供了PON（被动光网络）来解决用户的安装成本增加的问题，因为应该使用高价格的模拟分布反馈激光器。 CO（中心局）（210）生成下行光信号并接收复用的上行光信号。 多个用户单元（240-1-240-M）接收相应的下行链路光信号并产生包括分配频率的电数据的子载波信道。 转换器（230-1-230-N）将子载波信道转换成上行链路光信号。 复用/解复用单元（221）对已经被复用在CO（210）中的下行链路光信号进行解复用并将其输出到相应的转换器，并且复用从转换器（230-1-230-N）接收的上行光信号和 将它们输出到CO（210）中。 强度分离器（235-1-235-N）将相应波长的下行链路光信号分离并输出到对应的链接用户单元，并将从对应的链接用户单元接收的副载波信道输出到转换器（230-1 -230-N）。

公开(公告)号：KR1020070068109A

公开(公告)日：2007-06-29

申请号：KR1020050129861

申请日：2005-12-26

Applicant: 삼성전자주식회사

Inventor： 고경진 ,  박진우 ,  송익선

IPC: G02F1/1333

CPC classification number: G02F1/133308 ,  G02F1/1336 ,  G02F1/13452 ,  G02F2201/46 ,  H05K3/32

Abstract: An LCD(Liquid Crystal Display) is provided to arrange the first and second PCB(Printed Circuit Board) to the first and second LCD panels in parallel, thereby offering the thin LCD. The first LCD panel(130) displays the first image to a direction. The first PCB(140) is electrically connected to the first LCD panel and arranged in parallel to a side of the first LCD panel. The second LCD panel(150) displays the second image to another direction. The second PCB(160) is electrically connected to the second LCD panel and arranged in parallel to a side of the second LCD panel. The first fixing member fixes the first PCB. The second fixing member fixes the second PCB. The first and second fixing members are a plurality of first and second fixing holes. Plural first and second hooks are inserted into the first and second fixing holes.

Abstract translation: 提供LCD（液晶显示器）以将第一和第二PCB（印刷电路板）并行布置在第一和第二LCD面板上，从而提供薄型LCD。 第一LCD面板（130）向第一方向显示第一图像。 第一PCB（140）电连接到第一LCD面板并且平行于第一LCD面板的一侧布置。 第二LCD面板（150）将第二图像显示给另一个方向。 第二PCB（160）电连接到第二LCD面板并且平行于第二LCD面板的一侧布置。 第一固定构件固定第一PCB。 第二固定构件固定第二PCB。 第一和第二固定构件是多个第一和第二固定孔。 多个第一和第二钩被插入到第一和第二固定孔中。

公开(公告)号：KR100703349B1

公开(公告)日：2007-04-03

申请号：KR1020040098663

申请日：2004-11-29

Applicant: 삼성전자주식회사

Inventor： 황성택 ,  오윤제 ,  정대광 ,  박진우 ,  이성근 ,  이용원 ,  이상록 ,  홍상모

IPC: H04B10/2581

CPC classification number: H04J14/0227 ,  H04J14/0226 ,  H04J14/0246 ,  H04J14/0247 ,  H04J14/025 ,  H04J14/0252 ,  H04J14/0282

Abstract: Disclosed is a method for operating a wavelength-division-multiplexed passive optical network (WDM-PON) including an optical line terminal (OLT) and a plurality of optical network units (ONUs), each of which is connected to the OLT and communicates with the OLT. The method comprises the steps of transmitting a first control channel including allocation information of downstream data channels and allocation information of time slots for the downstream data channels to each of the plurality of ONUs; and transmitting downstream data to the plurality of ONUs using their associated downstream data channels, each having at least one time slot, based on the information included in the first control channel.