-
-
-
公开(公告)号：KR1020110008824A
公开(公告)日：2011-01-27
申请号：KR1020090066357
申请日：2009-07-21
Applicant: 삼성전자주식회사
IPC: H01L23/36
CPC classification number: H01L23/36 , H01L23/3128 , H01L23/49816 , H01L23/50 , H01L23/552 , H01L23/642 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/91 , H01L25/0657 , H01L2224/0401 , H01L2224/0557 , H01L2224/13025 , H01L2224/13099 , H01L2224/131 , H01L2224/16225 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/83102 , H01L2224/92125 , H01L2225/06575 , H01L2924/00014 , H01L2924/0002 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/01047 , H01L2924/01056 , H01L2924/01073 , H01L2924/014 , H01L2924/078 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: PURPOSE: A semiconductor package having a heat slug is provided to improve high-frequency impedance property by using a large plane of a heat slug. CONSTITUTION: A semiconductor chip is mounted in a substrate. A molding film(140) molds the semiconductor chip. A heat slug(150) is arranged on the molding film. The heat slug is a plane type supplying a dielectric member between conductive materials. A penetration mold via(170) electrically interlinks the substrate and the heat slug.
Abstract translation: 目的：提供一种具有散热片的半导体封装，以通过使用大块热芯片提高高频阻抗特性。 构成：将半导体芯片安装在基板中。 模制薄膜（140）模制半导体芯片。 热成型片（150）设置在成型膜上。 散热片是在导电材料之间提供电介质构件的平面型。 穿透模具通孔（170）将衬底和热块电连接。
-
公开(公告)号：KR101619473B1
公开(公告)日：2016-05-11
申请号：KR1020090066357
申请日：2009-07-21
Applicant: 삼성전자주식회사
IPC: H01L23/36
CPC classification number: H01L23/36 , H01L23/3128 , H01L23/49816 , H01L23/50 , H01L23/552 , H01L23/642 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/91 , H01L25/0657 , H01L2224/0401 , H01L2224/0557 , H01L2224/13025 , H01L2224/13099 , H01L2224/131 , H01L2224/16225 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/83102 , H01L2224/92125 , H01L2225/06575 , H01L2924/00014 , H01L2924/0002 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/01047 , H01L2924/01056 , H01L2924/01073 , H01L2924/014 , H01L2924/078 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본발명은반도체패키지에관한것으로, 기판상에실장된반도체칩과, 상기반도체칩을몰딩하는몰딩막과, 상기몰딩막상에배치된히트슬러그와, 그리고상기기판과상기히트슬러그를전기적으로연결하는관통몰드비아를포함할수 있다. 히트슬러그는전도체들사이에유전체가제공된캐패시터구조일수 있다. 본발명에의하면, 히트슬러그는캐패시터구조를가지므로반도체패키지의열적특성은물론전기적특성을개선시킬수 있게된다.
-
公开(公告)号：KR1020140131813A
公开(公告)日：2014-11-14
申请号：KR1020130050907
申请日：2013-05-06
Applicant: 삼성전자주식회사
IPC: H01L23/498 , H01L23/48
CPC classification number: H01L23/49541 , H01L23/00 , H01L23/4824 , H01L23/49838 , H01L23/4985 , H01L24/16 , H01L2224/16225 , H05K1/118
Abstract: 본 발명은 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지에 관한 것이다. 필름 기판, 상기 필름 기판의 제1면 상에 배치되고 제1 길이를 갖는 제1 리드들 및 상기 제1 길이보다 긴 제2 길이를 갖는 제2 리드들, 상기 필름 기판을 관통하고, 상기 제1 리드들의 제1 단부들과 연결되는 제1 비아 플러그들 및 상기 제2 리드들의 제1 단부들과 연결되는 제2 비아 플러그들, 및 상기 필름 기판의 상기 제1면과 대향하는 제2면 상에 배치되고, 상기 제1 비아 플러그들과 연결되는 제1 단부들을 가진 제1 연결 리드들 및 상기 제2 비아 플러그들과 전기적으로 연결되는 제1 단부들을 가진 제2 연결 리드들을 포함할 수 있다.
Abstract translation: 本发明涉及一种包括分布式通孔插头的胶片封装。 薄膜封装上的芯片包括薄膜基片; 第一引线布置在薄膜基片的第一平面上并具有第一长度; 比第一引线长的第二引线; 首先穿过穿透薄膜基片并连接到第一引线的第一端的插头; 第二通孔，其连接到第二引线的第一端; 第一连接引线，其布置在面向第一平面的薄膜基板的第二平面上，并且具有连接到第一通孔塞的第一端; 以及具有电连接到第二通孔的第一端的第二连接引线。
-
Patent Agency Ranking
公开(公告)号：KR1020140131741A
公开(公告)日：2014-11-14
申请号：KR1020130050718
申请日：2013-05-06
Applicant: 삼성전자주식회사
CPC classification number: H05K1/118 , H05K1/147 , H05K1/189 , H05K2201/0949 , H05K2201/10128 , H01L51/5253 , G09F9/00 , H01L27/3237 , H01L51/5256 , H01L51/56 , H05B33/06
Abstract: 표시 장치를 제공한다. 표시 장치는, 표시 패널, 후면은 표시 패널과 연결되며, 전면에 칩이 실장된 연성 회로 필름 및 칩과 표시 패널을 전기적으로 연결하는 제1 리드 본딩을 포함하되, 제1 리드 본딩은, 연성 회로 필름 전면에서 칩 및 연성 회로 필름 사이에 배치되는 제1 부분, 연성 회로 필름을 관통하는 제2 부분 및 연성 회로 필름의 후면에서 연성 회로 필름 및 표시 패널 사이에 배치되는 제3 부분을 포함하되, 제3 부분은 상기 제1 부분과 오버랩된다.
Abstract translation: 提供一种显示装置。 显示装置包括显示面板，柔性电路薄膜，其通过其背面连接到显示面板，并且在其前面安装芯片;以及第一引线接合，其将芯片电连接到显示面板。 第一引线接合包括布置在柔性电路膜前面的芯片和柔性电路膜之间的第一部分，穿过柔性电路膜的第二部分和布置在柔性电路膜之间的第三部分 胶片和柔性电路膜背面的显示面板。 第三部分与第一部分重叠。
-
公开(公告)号：KR1020140108845A
公开(公告)日：2014-09-15
申请号：KR1020130022604
申请日：2013-03-04
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0412 , G06F1/1626 , G06F1/1637 , G06F1/1643 , G06F1/1652 , G06F3/0416 , G06F2203/04102 , H01L27/323 , H01L27/3276 , H01L2251/5338 , H01L27/3255
Abstract: A chip-on film package comprises a ductile base film having a first surface and a second surface which face each other and forming at least one penetration hole. A plurality of wires are respectively formed on the first surface and the second surface of the base film and have a first lead and a second lead which are connected to each other through the penetration hole. Each operating chip for a display panel and sensor chip for a touch panel is mounted on either the first surface or the second surface of the base film, and either the driving chip for the display panel or the sensor chip for the touch panel is electrically connected with the first and second lead.
Abstract translation: 贴片胶片包装包括具有第一表面和第二表面的延性基膜，所述第一表面和第二表面彼此面对并形成至少一个穿透孔。 多个电线分别形成在基膜的第一表面和第二表面上，并且具有通过贯通孔彼此连接的第一引线和第二引线。 用于显示面板的每个操作芯片和用于触摸面板的传感器芯片安装在基膜的第一表面或第二表面上，用于显示面板的驱动芯片或用于触摸面板的传感器芯片电连接 第一和第二个领先。
-
公开(公告)号：KR1020140025851A
公开(公告)日：2014-03-05
申请号：KR1020120092056
申请日：2012-08-23
Applicant: 삼성전자주식회사
IPC: H01L23/12 , H01L21/60 , G02F1/1345
CPC classification number: H01L23/49838 , H01L23/4985 , H01L2924/0002 , H01L2924/00
Abstract: A COF substrate includes a base film, first upper conductive patterns, at least one second upper conductive pattern, and lower conductive patterns. The first upper conductive patterns are arranged in the upper surface of the base film. Each first upper conductive pattern includes a separated inner pattern and an outer pattern. The second conductive pattern is arranged to be located between the first upper conductive patterns in the upper surface of the base film. The lower conductive patterns are arranged in the lower surface of the base film and connect the inner pattern and the outer pattern. Therefore, the generation of the short between panel patterns having micro pitches is prevented by a COF substrate structure.
Abstract translation: COF基板包括基膜，第一上导电图案，至少一个第二上导电图案和下导电图案。 第一上导电图案布置在基膜的上表面中。 每个第一上导电图案包括分离的内图案和外图案。 第二导电图案被布置成位于基膜的上表面中的第一上导电图案之间。 下导电图案布置在基膜的下表面中并连接内图案和外图案。 因此，通过COF基板结构防止了具有微距的面板图案之间的短路的产生。
-
公开(公告)号：KR1020110108136A
公开(公告)日：2011-10-05
申请号：KR1020100027467
申请日：2010-03-26
Applicant: 삼성전자주식회사
IPC: H01L23/498 , H01L23/31 , H01L23/00 , H01L21/683 , H01L25/065 , H01L25/10
CPC classification number: H01L25/105 , H01L21/6835 , H01L23/3128 , H01L23/49811 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L29/0657 , H01L2221/68359 , H01L2224/04105 , H01L2224/05171 , H01L2224/05553 , H01L2224/05624 , H01L2224/05647 , H01L2224/12105 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48228 , H01L2224/48235 , H01L2224/73204 , H01L2224/73215 , H01L2224/73253 , H01L2224/73257 , H01L2224/73259 , H01L2224/73265 , H01L2224/73277 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/1023 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/014 , H01L2924/10157 , H01L2924/10158 , H01L2924/15174 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2224/45099 , H01L2924/00012 , H01L2924/00
Abstract: 반도체 하우징 패키지를 제공할 수 있다. 상기 반도체 하우징 패키지는 몰드막, 하우징 칩, 재배선 패턴 및 하우징 단자를 포함할 수 있다. 상기 몰드막은 하우징 칩을 감싸면서 하우징 칩을 부분적으로 노출시킬 수 있다. 상기 재배선 패턴은 하우징 칩과 전기적으로 접속하면서 몰드막 상에 배치될 수 있다. 상기 하우징 단자는 재배선 패턴과 접촉할 수 있다. 상기 반도체 하우징 패키지는 반도체 베이스 패키지 상에 위치하면서 반도체 베이스 패키지와 함께 반도체 패키지 구조물을 구성할 수 있다. 상기 반도체 패키지 구조물은 프로세서 베이스드 시스템에 배치될 수 있다.
Abstract translation: 可以提供半导体外壳封装。 半导体外壳封装可以包括模具层，壳体芯片，再分布结构和壳体节点。 模具层可围绕并部分地暴露外壳芯片。 再分布结构可以电连接到壳体芯片并且可以设置在模具层上。 壳体节点可以与再分布结构接触。 半导体外壳封装可以设置在半导体基底封装上，并且可以与半导体基底封装构成半导体封装结构。 半导体封装结构可以设置在基于处理器的系统上。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.022 seconds)
