中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

93 records (took 0.024 seconds)

    64.
    发明专利
    未知

    公开(公告)号：DE10004391C2

    公开(公告)日：2002-05-16

    申请号：DE10004391

    申请日：2000-02-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED

    IPC: G03F7/40 ,  H01J37/32 ,  H01L21/3065 ,  H01L21/66 ,  C23F4/00

    Abstract: A hard consumable mask is used which is consumed at a known rate during an etching process and is initially produced with a thickness such that the etching depth in the semiconductor material can be obtained as intended by comparing the etching rates of the material of the mask and of the semiconductor material to be etched.

    65.
    发明专利
    未知

    公开(公告)号：DE10004391A1

    公开(公告)日：2001-08-16

    申请号：DE10004391

    申请日：2000-02-02

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED

    IPC: G03F7/40 ,  H01J37/32 ,  H01L21/3065 ,  H01L21/66 ,  C23F4/00

    Abstract: A hard mask is used which is eroded (consumable mask) at a known rate during the etching process. Said mask is initially produced in a thickness such that the etching depth in the semiconductor material is determined as intended due to the comparative etching rates of the material of the mask and of the semiconductor material to the be etched.

    66.
    发明专利
    未知

    公开(公告)号：DE19930188A1

    公开(公告)日：2001-01-04

    申请号：DE19930188

    申请日：1999-06-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED

    IPC: H01L21/8242

    Abstract: The invention relates to a method for producing trenches (13) for storage capacitors of DRAM semiconductor memories by plasma-etching semiconductor substrates (10). According to said method, a partial trench area (13-1) is produced with a cross-sectional profile which transforms from an essentially constant profile into a larger profile. The surface of said partial trench area is passivated and the etching/passivating process is continued periodically in order to form further partial trench areas (13-2, ..., 13-k), until a predetermined overall trench depth is reached.

    Verfahren zur Herstellung einer Halbleitervorrichtung
    67.
    发明专利
    Verfahren zur Herstellung einer Halbleitervorrichtung 未知

    公开(公告)号：DE102012109868B4

    公开(公告)日：2019-05-29

    申请号：DE102012109868

    申请日：2012-10-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED

    IPC: H01L21/784 ,  H01L21/285 ,  H01L21/768

    Abstract: Verfahren zur Herstellung einer Halbleiterstruktur, wobei das Verfahren Folgendes umfasst:Ausbilden einer ersten Öffnung (132; 232) teilweise durch ein Halbleitersubstrat (110);Ausbilden einer ersten dielektrischen Schicht (142; 242) über einer Seitenwandoberfläche (132S; 232S) der ersten Öffnung (132, 232);Ausbilden einer zweiten Öffnung (133; 256) teilweise durch das Halbleitersubstrat (110), wobei die zweite Öffnung (133; 256) unter der ersten Öffnung (132; 232) liegt; undAusbilden eines leitenden Materials (170; 270) über einer Seitenwandoberfläche (132S; 232S) der ersten Öffnung (132; 232), wobei das leitende Material (170; 270) mit einer Seitenwandoberfläche (133S; 256S) der zweiten Öffnung (133; 256) nicht in direktem Kontakt steht.

    Verfahren zum Herstellen eines Chipgehäuses
    68.
    发明专利
    Verfahren zum Herstellen eines Chipgehäuses 未知

    公开(公告)号：DE102013105232B4

    公开(公告)日：2019-04-25

    申请号：DE102013105232

    申请日：2013-05-22

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  MAHLER JOACHIM ,  MAYER KARL ,  THEUSS HORST ,  TUTSCH GÜNTER

    IPC: H01L21/78 ,  H01L21/56 ,  H01L21/60 ,  H01L23/48

    Abstract: Verfahren zum Herstellen eines Chipgehäuses, das Verfahren aufweisend:• Bereitstellen eines Trägers (402), aufweisend eine Mehrzahl von Dies (404, 404, 404,..., 404, 404) und eine Passivierungsschicht (408);• Abscheiden eines Haftmaterials (424) über einer Oberseite des Trägers (402) und Oberseiten der Dies (404, 404, 404,..., 404, 404) ;• Anhaften der Oberseite des Trägers (402) und der Oberseiten der Dies (404, 404, 404,..., 404, 404) an eine Stützstruktur (426) mittels des Haftmaterials (424);• Dünnen des Trägers (402) von einer Unterseite des Trägers (402) her;• Bilden einer Mehrzahl von Separationen (428) zwischen den Dies (404, 404, 404,..., 404, 404) von der Unterseite des Trägers (402) her mittels Entfernens eines oder mehrerer Bereiche (422) des Trägers (402);• Abscheiden einer elektrisch leitfähigen Schicht (432) über einer gesamten unteren Oberfläche der Dies (404, 404, 404,..., 404, 404) und in den Separationen (428);• Bilden eines Verkapselungsmaterials (434) über der gesamten elektrisch leitfähigen Schicht (432) über den gesamten unteren Oberflächen der Dies (404, 404, 404,..., 404, 404) und in den Separationen (428);• Lösen der Stützstruktur (426) und des Haftmaterials (424) von der Oberseite des Trägers (402) und der Oberseite der Dies (404, 404, 404,..., 404, 404) ;• Bilden von Durchgangslöchern (443) durch die Passivierungsschicht (408) hindurch;• Abscheiden von elektrisch leitfähigem Material über der Passivierungsschicht (408), wobei leitfähige Bereiche (446) über Kontakt-Pads (414) auf der Oberseite der Dies (404, 404, 404, 404, 404) gebildet werden und wobei in den Durchgangslöchern (443) elektrische Verbindungen (444) zwischen einer Oberseite der Dies (404, 404, 404,..., 404, 404) und der elektrisch leitfähigen Schicht (432) auf der Unterseite der Dies (404, 404, 404,..., 404, 404) gebildet werden;• Aufbringen von zusätzlichem Verkapselungsmaterial (448) über den Oberseiten der Dies (404, 404, 404,..., 404, 404); und• Vereinzeln der Dies (404, 404, 404,..., 404, 404) durch das in den Separationen (428) gebildete Verkapselungsmaterial (434) hindurch.

    Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips
    69.
    发明专利
    Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips 未知

    公开(公告)号：DE102012110606B4

    公开(公告)日：2018-07-12

    申请号：DE102012110606

    申请日：2012-11-06

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BRUNNER HELMUT ,  ENGELHARDT MANFRED

    IPC: H01L21/782 ,  H01L21/283 ,  H01L21/301 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/56 ,  H01L21/58

    Abstract: Verfahren zum Trennen einer Mehrzahl von Chips (216a, 216b), wobei das Verfahren aufweist:• selektives Entfernen eines oder mehrerer Bereiche (214) von einem Träger (202), der die Mehrzahl von Chips (216a, 216b) aufweist, zum Trennen der Mehrzahl von Chips (216a, 216b) entlang des selektiv entfernten einen oder der selektiv entfernten mehreren Bereiche (214), wobei der eine oder die mehreren Bereiche (214) zwischen den Chips (216a, 216b) angeordnet sind, wobei durch das selektive Entfernen eines oder mehrerer Bereiche (214) ein oder mehrere Zwischenräume (234) mit Seitenwänden (236, 238) zwischen der Mehrzahl von Chips (216a, 216b) gebildet werden;• Ausbilden einer oder mehrerer Schichten (232) über den Rückseiten der Mehrzahl von Chips (206a, 206b) und in dem einen oder den mehreren Zwischenräumen (234);• anschließendes Abscheiden eines Füllmaterials (242) in den einen oder in die mehreren Zwischenräume (234), die die Mehrzahl von Chips (216a, 216b) voneinander trennen;• anschließendes Ausbilden mindestens einer Metallisierungsschicht (244) über den Rückseiten (206a, 206b) von den Chips (216a, 216b) zum Einhäusen der Chips (216a, 216b), wobei das Füllmaterial (242) in dem einen oder den mehreren Zwischenräumen (234) verhindert, dass die mindestens eine Metallisierungsschicht (244) auf den Seitenwänden (236, 238) des einen oder der mehreren Zwischenräume (234) ausgebildet wird;• Entfernen des Füllmaterials (242) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen; und• Entfernen der einen oder der mehreren Schichten (232) von dem einen oder den mehreren Zwischenräumen (234), die die Mehrzahl der Chips (216a, 216b) voneinander trennen.

    EIN HALBLEITERBAUELEMENT UND VERFAHREN ZUM BILDEN EINER MEHRZAHL VON HALBLEITERBAUELEMENTEN
    70.
    发明专利
    EIN HALBLEITERBAUELEMENT UND VERFAHREN ZUM BILDEN EINER MEHRZAHL VON HALBLEITERBAUELEMENTEN 未知

    公开(公告)号：DE102016109165A1

    公开(公告)日：2017-11-23

    申请号：DE102016109165

    申请日：2016-05-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： HELLMUND OLIVER ,  MURI INGO ,  BAUMGARTL JOHANNES ,  MODER IRIS ,  ENGELHARDT MANFRED

    IPC: H01L21/301

    Abstract: Ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen umfasst das Bilden einer Mehrzahl von Gräben, die sich von einer ersten lateralen Oberfläche eines Halbleiterwafers in Richtung einer zweiten lateralen Oberfläche des Halbleiterwafers erstrecken. Das Verfahren umfasst ferner das Füllen von zumindest einem Abschnitt der Mehrzahl von Gräben mit Füllmaterial. Das Verfahren umfasst ferner das Dünnen des Halbleiterwafers von der zweiten lateralen Oberfläche des Halbleiterwafers, um einen gedünnten Halbleiterwafer zu bilden. Das Verfahren umfasst ferner das Bilden einer Rückseitenmetallisierungsschichtstruktur auf einer Mehrzahl von Halbleiterchipregionen des Halbleiterwafers nach dem Dünnen des Halbleiterwafers. Das Verfahren umfasst ferner das Individualisieren der Halbleiterchipregionen des Halbleiterwafers durch Entfernen von zumindest einem Teil des Füllmaterials aus der Mehrzahl von Gräben nach dem Bilden der Rückseitenmetallisierungsschichtstruktur, um die Mehrzahl von Halbleiterbauelementen zu erhalten.

Patent Agency Ranking