公开(公告)号：DE102018112979A1

公开(公告)日：2018-12-27

申请号：DE102018112979

申请日：2018-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MURI INGO ,  BAUMGARTL JOHANNES ,  EICHINGER BARBARA ,  HELLMUND OLIVER ,  LUDWIG JACOB TILLMANN ,  MODER IRIS ,  SAENGER ANETTE ,  SOMMER DORIS

IPC: H01L27/08 ,  H01L21/304 ,  H01L21/76

Abstract: Eine integrierte Schaltungsvorrichtung (101) umfassend einen Chip-Die (110) mit einem ersten Bereich mit einer ersten Dicke, die einen zweiten Bereich mit einer zweiten Dicke umgibt, wobei die erste Dicke größer als die zweite Dicke ist, wobei der Chip-Die (110) eine Vorderseite und eine Rückseite aufweist, wenigstens eine passive elektrische Komponente (130), die, wenigstens eines von, im oder über dem Chip-Die (110) im ersten Bereich auf der Vorderseite bereitgestellt ist, und wenigstens eine aktive elektrische Komponente, die, wenigstens eines von, im oder über dem Chip-Die (110) im zweiten Bereich auf der Vorderseite bereitgestellt ist.

公开(公告)号：DE102017105402A1

公开(公告)日：2018-09-20

申请号：DE102017105402

申请日：2017-03-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ORTNER JÖRG ,  MODER IRIS ,  MURI INGO

IPC: G03F7/20 ,  G03F1/00 ,  H01L21/027 ,  H01L21/31

Abstract: Ein Belichtungsverfahren beinhaltet ein Projizieren eines Retikelmusters in ein erstes Belichtungsfeld einer Fotoresistschicht, wobei das Retikelmuster erste und zweite Linienmuster an gegenüberliegenden Rändern des Retikelmusters umfasst und wobei zumindest das erste Linienmuster einen Endabschnitt enthält, durch den ein Lichtfluss nach außen abnimmt. Das Retikelmuster wird ferner in ein zweites Belichtungsfeld der Fotoresistschicht projiziert, wobei eine erste, sich verjüngende Projektionszone des Endabschnitts des ersten Linienmusters in dem zweiten Belichtungsfeld eine Projektionsfläche des zweiten Linienmusters in dem ersten Belichtungsfeld überlappt.

公开(公告)号：DE102016109165A1

公开(公告)日：2017-11-23

申请号：DE102016109165

申请日：2016-05-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLMUND OLIVER ,  MURI INGO ,  BAUMGARTL JOHANNES ,  MODER IRIS ,  ENGELHARDT MANFRED

IPC: H01L21/301

Abstract: Ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen umfasst das Bilden einer Mehrzahl von Gräben, die sich von einer ersten lateralen Oberfläche eines Halbleiterwafers in Richtung einer zweiten lateralen Oberfläche des Halbleiterwafers erstrecken. Das Verfahren umfasst ferner das Füllen von zumindest einem Abschnitt der Mehrzahl von Gräben mit Füllmaterial. Das Verfahren umfasst ferner das Dünnen des Halbleiterwafers von der zweiten lateralen Oberfläche des Halbleiterwafers, um einen gedünnten Halbleiterwafer zu bilden. Das Verfahren umfasst ferner das Bilden einer Rückseitenmetallisierungsschichtstruktur auf einer Mehrzahl von Halbleiterchipregionen des Halbleiterwafers nach dem Dünnen des Halbleiterwafers. Das Verfahren umfasst ferner das Individualisieren der Halbleiterchipregionen des Halbleiterwafers durch Entfernen von zumindest einem Teil des Füllmaterials aus der Mehrzahl von Gräben nach dem Bilden der Rückseitenmetallisierungsschichtstruktur, um die Mehrzahl von Halbleiterbauelementen zu erhalten.

公开(公告)号：DE102020115687A1

公开(公告)日：2021-12-16

申请号：DE102020115687

申请日：2020-06-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ERNST FELIX JOHANNES HEINRICH ,  MURI INGO ,  MODER IRIS ,  GOLLER BERNHARD

IPC: H01L21/301

Abstract: Ein Verfahren zur Herstellung einer Halbleitervorrichtung wird beschrieben. Ein Halbleitersubstrat wird bereitgestellt. Das Halbleitersubstrat umfasst eine Halbleitersubstratschicht und eine Halbleitervorrichtungsschicht. Das Verfahren umfasst das Umwandeln von Bereichen der Halbleitervorrichtungsschicht in Dicing-Bereiche, die durch Ätzen entfernt werden können, und das Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche unter Verwendung von Ätzen.

公开(公告)号：DE102016122217B4

公开(公告)日：2021-10-14

申请号：DE102016122217

申请日：2016-11-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUPP ROLAND ,  MODER IRIS ,  MURI INGO ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  SCHULZE HANS-JOACHIM

IPC: H01L21/302 ,  H01L21/265 ,  H01L21/283 ,  H01L21/322 ,  H01L21/331 ,  H01L21/336

Abstract: Verfahren, das Folgendes umfasst:Bereitstellen eines Substrats (102), das eine erste Seite (102a) und eine zweite Seite (102b) gegenüber der ersten Seite (102a) aufweist,Ausbilden einer vergrabenen Schicht (104) in dem Substrat (102) durch Verarbeiten der ersten Seite des Substrats (102a), undDünnen des Substrats (102) von der zweiten Seite des Substrats (102b) her, wobei die vergrabene Schicht (104) eine feste Verbindung umfasst, die eine größere Beständigkeit gegen das Dünnen aufweist als das Substrat (102), und wobei das Dünnen an der vergrabenen Schicht (104) stoppt,wobei das Ausbilden der vergrabenen Schicht (504) in dem Substrat (102) Folgendes umfasst:Ausbilden mehrerer Gräben (704) in dem Substrat (102);Einarbeiten eines chemischen Elements, das eine höhere Elektronegativität aufweist als das Substrat (102), durch die mehreren Gräben (704) hindurch in das Substrat (102); undAusfüllen der mehreren Gräben (704),wobei das Ausfüllen der mehreren Gräben (704) das partielle Schmelzen des Substrats (102) durch Erwärmen mindestens der ersten Seite des Substrats (102a) umfasst.

公开(公告)号：DE102017120535B4

公开(公告)日：2021-08-12

申请号：DE102017120535

申请日：2017-09-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MURI INGO ,  MODER IRIS ,  GOLLER BERNHARD ,  SCHULZE HANS-JOACHIM

IPC: H01L21/76 ,  H01L21/84

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst:Ausbilden einer Hilfsmaske (410) mit einer Vielzahl von Maskenöffnungen (415) auf einer Hauptoberfläche (701) eines kristallinen Halbleitersubstrats (700);Ausbilden einer porösen Struktur (780) im Halbleitersubstrat (700), wobei die poröse Struktur (780) eine poröse Schicht (788) in einer Distanz zur Hauptoberfläche (701) und poröse Säulen (789) unterhalb der Maskenöffnungen (415) umfasst, wobei die porösen Säulen (789) von der porösen Schicht (788) in Richtung der Hauptoberfläche (701) vorragen und durch einen nicht porösen Bereich (790) lateral voneinander getrennt sind; undAusbilden einer nicht porösen Vorrichtungsschicht (770) auf dem nicht porösen Bereich (790) und auf den porösen Säulen (789) .

公开(公告)号：DE102014113032B4

公开(公告)日：2021-02-11

申请号：DE102014113032

申请日：2014-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KRÖNER FRIEDRICH ,  MURI INGO

IPC: H01L21/683 ,  C25F3/12 ,  H01L21/306 ,  H01L21/673

Abstract: Waferkontaktierungseinrichtung, die Folgendes aufweist:ein Aufnahmegebiet (30), das konfiguriert ist zum Aufnehmen eines Wafers (1); undeinen elastisch verformbaren Träger (50), der im Aufnahmegebiet (30) angeordnet ist und ein elektrisch leitendes Oberflächengebiet (8) aufweist,eine Haltevorrichtung (16), die konfiguriert ist zum Halten des Wafers (1) im Aufnahmegebiet (30),wobei das elektrisch leitende Oberflächengebiet (8) des Trägers (50) konfiguriert ist zum elektrischen Kontaktieren einer ersten Seite (1a) des Wafers (1) undwobei die Haltevorrichtung (16) eine Kontaktierungsstruktur (14) aufweist, die konfiguriert ist zum elektrischen Kontaktieren einer zweiten Seite (1b) des Wafers (1), die sich gegenüber der ersten Seite (1a) befindet.

公开(公告)号：DE102014112386B4

公开(公告)日：2022-09-29

申请号：DE102014112386

申请日：2014-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KROENER FRIEDRICH ,  MURI INGO ,  SCHULZE HANS-JOACHIM ,  SCHUSTEREDER WERNER

IPC: H01L29/36 ,  H01L21/265 ,  H01L21/302 ,  H01L29/06 ,  H01L29/861

Abstract: Verfahren zur Herstellung eines Halbleiters, das Folgendes aufweist:Bereitstellen eines Halbleiterkörpers (10) mit einer ersten Seite (11) und einer zweiten Seite (12);Bilden einer n-dotierten Zone in dem Halbleiterkörper (10) durch eine erste Implantierung von Protonen (14) in den Halbleiterkörper (10) über die erste Seite (11) bis auf eine erste Tiefenposition des Halbleiterkörpers (10);Ausführen eines ersten Dünnens des Halbleiterkörpers (10) von der zweiten Seite (12) aus; Bilden einer p-dotierten Zone in dem Halbleiterkörper (10) nach dem ersten Dünnen durch eine zweite Implantierung von Protonen (14) oder Helium in den Halbleiterkörper (10) über die zweite Seite (12) bis auf eine zweite Tiefenposition des Halbleiterkörpers (10), wodurch ein pn-Übergang (13) zwischen der n-dotierten Zone und der p-dotierten Zone in dem Halbleiterkörper (10) entsteht; undnach dem Bilden der p-dotierten Zone, Ausführen eines zweiten Dünnens des Halbleiterkörpers (10) von der gedünnten zweiten Seite (12') aus bis auf eine bestimmte Tiefe, die durch eine Raumladungsregion (15) des pn-Übergangs (13) definiert wird.

公开(公告)号：DE102016120080B4

公开(公告)日：2022-03-17

申请号：DE102016120080

申请日：2016-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  MURI INGO ,  MODER IRIS ,  BAUMGARTL JOHANNES

IPC: H01L21/30 ,  H01L21/20 ,  H01L21/265 ,  H01L21/304

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst:Bilden (S100) einer Hilfsstruktur (102) an einer ersten Oberfläche (104) eines Halbleiterkörpers (100),Bilden (S110) einer Halbleiterschicht (106) auf dem Halbleiterkörper (100) an der ersten Oberfläche (104),Bilden (S120) von Halbleitervorrichtungselementen (108-110) an der ersten Oberfläche (104), undEntfernen (S130) des Halbleiterkörpers (100) von einer zweiten Oberfläche (105) entgegengesetzt zu der ersten Oberfläche (104) wenigstens bis zu einem zu der zweiten Oberfläche (105) ausgerichteten Rand der Hilfsstruktur (102), wobeider Halbleiterkörper (100) von der zweiten Oberfläche (105) durch abrasives Bearbeiten entfernt wird, und das abrasive Bearbeiten unter einem vertikalen Abstand zu dem Rand der Hilfsstruktur (102), ausgerichtet zu der zweiten Oberfläche (105), gestoppt wird, und bei dem der Halbleiterkörper (100) weiter bis zu dem Rand der Hilfsstruktur (102), ausgerichtet zu der zweiten Oberfläche (105), durch einen Ätzprozess entfernt wird.

公开(公告)号：DE102017122650A1

公开(公告)日：2019-03-28

申请号：DE102017122650

申请日：2017-09-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MURI INGO ,  GOLLER BERNHARD

IPC: H01L21/782 ,  H01L21/56 ,  H01L23/28

Abstract: Ein Verfahren zum Herstellen einer Halbleitervorrichtung beinhaltet Folgendes: teilweises Trennen einer Substratwaferanordnung mit mehreren Halbleiterchips, wobei durch das teilweise Trennen Gräben um die Halbleiterchips herum auf einer Vorderseite der Substratwaferanordnung ausgebildet werden, wobei die Tiefe größer als eine Zieldicke eines Halbleiterchips ist, Füllen der Gräben mit einem Polymermaterial zum Ausbilden einer Polymerstruktur, erstes Dünnen der Rückseite der Substratwaferanordnung zum Freilegen von Teilen der Polymerstruktur, Ausbilden einer leitfähigen Schicht auf der Rückseite der Substratwaferanordnung, so dass die freigelegten Teile der Polymerstruktur abgedeckt sind, zweites Dünnen der Rückseite der Substratwaferanordnung zum Ausbilden von inselförmigen Inseln von leitfähigem Material, wobei die inselförmigen Inseln durch die Polymerstruktur voneinander separiert sind, wobei jede inselförmige Insel einem jeweiligen der mehreren Halbleiterchips entspricht, und Trennen der Substratwaferanordnung entlang der Polymerstruktur.