公开(公告)号：DE102018205693B4

公开(公告)日：2019-11-21

申请号：DE102018205693

申请日：2018-04-16

Applicant: GLOBALFOUNDRIES INC

Inventor： ZHANG XUNYUAN ,  LAW SHAO BENG

IPC: H01L21/768 ,  H01L23/522

Abstract: Verfahren umfassend:ein Bilden einer ersten Dielektrikumsschicht (14) auf einer Metallhartmaskenschicht (12);ein Bilden eines Dorns (20) auf der ersten Dielektrikumsschicht (14);ein Bilden eines ersten Schnitts (24), der sich durch die erste Dielektrikumsschicht (14) zu der Metallhartmaskenschicht (12) erstreckt;ein Bilden eines ersten Abschnitts (34) aus einer Metallschicht (42) auf einem ersten Bereich der Metallhartmaskenschicht (12), die durch den ersten Schnitt (24) in der ersten Dielektrikumsschicht (14) freigelegt wird; undein Bilden eines Abstandshalters (44) auf einer vertikalen Seitenwand (45) des Dorns (20), nachdem die Metallschicht (42) gebildet wird.

公开(公告)号：DE102019203765A1

公开(公告)日：2019-10-24

申请号：DE102019203765

申请日：2019-03-20

Applicant: GLOBALFOUNDRIES INC

Inventor： MALINOWSKI ARKADIUSZ ,  SINGH JAGAR

IPC: H01L21/336 ,  H01L29/78

Abstract: Verfahren, Vorrichtungen und Systeme zum Bilden eines Halbleitersubstrats, umfassend einen Wannenbereich, der eine erste Verunreinigung umfasst; Bilden eines Gates auf dem Halbleitersubstrat über dem Wannenbereich; Implantieren einer zweiten Verunreinigung eines Typs, der zu der ersten Verunreinigung entgegengesetzt ist, in den Wannenbereich auf jeder Seite des Gates und bis zu einer Tiefe oberhalb eines Bodens des Wannenbereichs, um zwei zweite Verunreinigungsbereiche mit jeweils einer ersten Konzentration zu bilden; Entfernen eines oberen Abschnitts jedes zweiten Verunreinigungsbereichs, um zwei Source/Drain (S/D) -Ausnehmungen über zwei Verarmungsbereichen zu erhalten; und epitaktisches Aufwachsen eines dotierten S/D-Bereichs in jeder S/D-Ausnehmung, wobei jeder S/D-Bereich die zweite Verunreinigung mit einer zweiten Konzentration aufweist, die größer ist als die erste Konzentration.

公开(公告)号：DE102019203224A1

公开(公告)日：2019-10-17

申请号：DE102019203224

申请日：2019-03-11

Applicant: GLOBALFOUNDRIES INC

Inventor： SHU JIEHUI ,  WANG XIAOHAN ,  FANG QIANG ,  SUN ZHIGUO ,  LIU JINGPING ,  ZANG HUI

IPC: H01L21/768 ,  H01L23/528

Abstract: Verfahren der selbstausgerichteten Mehrfachstrukturierung und Strukturen, die durch die selbstausgerichtete Mehrfachstrukturierung gebildet werden. Eine Dornlinie wird aus einer ersten Dornschicht, die auf einer Hartmaske angeordnet ist, und einer zweiten Dornschicht, die über der ersten Dornschicht angeordnet ist, strukturiert. Ein erster Abschnitt der zweiten Dornschicht der Dornlinie wird entfernt, um einen ersten Abschnitt der ersten Dornschicht freizulegen. Der erste Abschnitt der ersten Dornschicht ist maskiert und die zweiten Abschnitte der zweiten Dornschicht und die darunter liegenden zweiten Abschnitte der ersten Dornschicht werden entfernt, um erste Abschnitte der Hartmaske freizulegen. Die ersten Abschnitte der Hartmaske werden dann mit einem Ätzprozess entfernt, um in der Hartmaske einen Graben zu bilden. Während des Ätzprozesses wird ein zweiter Abschnitt der Hartmaske durch den ersten Abschnitt der ersten Dornschicht maskiert, um einen Schnitt im Graben zu bilden.

公开(公告)号：DE102013214439B4

公开(公告)日：2019-10-17

申请号：DE102013214439

申请日：2013-07-24

Applicant: GLOBALFOUNDRIES INC

Inventor： RYAN VIVIAN W ,  GEISLER HOLM ,  BREUER DIRK

IPC: H01L21/60 ,  G01L1/06 ,  H01L21/66

Abstract: Verfahren, umfassend:Anordnen einer Testprobe an einer Seite eines Säulenhöckers, der über einem Metallisierungssystem eines Halbleiterchips gebildet ist; undDurchführen eines lateralen Krafttests an dem Säulenhöcker durch Kontaktieren der Seite des Säulenhöckers mit der Testprobe, während die Testprobe mit einer konstanten Geschwindigkeit bewegt wird, die geringer ist als 1 µm/s.

公开(公告)号：DE102019202019A1

公开(公告)日：2019-09-26

申请号：DE102019202019

申请日：2019-02-15

Applicant: GLOBALFOUNDRIES INC

Inventor： ARSOVSKI IGOR ,  HOMES KYLE M

IPC: G11C29/12

Abstract: Die vorliegende Erfindung bezieht sich auf eine Vorrichtung mit einer eingebauten Selbsttest (BIST) -Schaltung, die dazu ausgebildet ist, ein BIST-Muster in einem Schleifenmodus in einem Speicher auszuführen, der für Aktivitätsfaktoren angepasst ist, die einer programmierbaren Zahl von Operationen entsprechen, wobei die BIST-Schaltung ferner ausgebildet ist, um die dynamische Leistung einer Versorgung zu messen, während das BIST-Muster im Schleifenmodus des Speichers ausgeführt wird.

公开(公告)号：DE102019201057A1

公开(公告)日：2019-08-22

申请号：DE102019201057

申请日：2019-01-29

Applicant: GLOBALFOUNDRIES INC

Inventor： ZHUANG LEI L ,  PRANATHARTIHARAN BALASUBRAMANIAN ,  LIEBMANN LARS ,  XIE RUILONG ,  HOOK TERENCE

IPC: H01L27/088 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

Abstract: In einem selbstausgerichteten Finnen-Schnittprozess zum Herstellen von integrierten Schaltungen wird ein Opfergate oder ein epitaktisch gebildeter Source/Drain-Bereich als eine Ätzmaske in Verbindung mit einem Finnen-Schnitt-Ätzschritt verwendet, um unerwünschte Abschnitte der Finnen zu entfernen. Der Prozess eliminiert eine Verwendung einer lithografisch definierten Ätzmaske zum Schneiden der Finnen, was eine präzise und genaue Ausrichtung des Finnen-Schnitts ermöglicht.

公开(公告)号：DE102018208546A1

公开(公告)日：2019-08-22

申请号：DE102018208546

申请日：2018-05-30

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  XIE RUILONG

IPC: H01L29/43 ,  H01L21/283 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/41

Abstract: Die vorliegende Offenbarung betrifft generell Halbleiterstrukturen und insbesondere Strukturen und Herstellungsverfahren aus dem mittleren Bereich der Fertigungslinie. Die Strukturen weisen auf: mehrere Gate-Strukturen mit Source- und Drain-Gebieten; Kontakte, die mit den Source- und Drain-Gebieten verbunden sind; Kontakte, die mit den Gate-Strukturen verbunden sind und die zu den Kontakten, die mit den Source- und Drain-Gebieten verbunden sind, versetzt sind; und Zwischenverbindungsstrukturen in elektrischem Kontakt mit den Kontakten der Gate-Strukturen und den Kontakten der Source- und Drain-Gebiete.

公开(公告)号：DE102010038740B4

公开(公告)日：2019-08-14

申请号：DE102010038740

申请日：2010-07-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RADWAN MOHAMMED ,  STEINMETZ JOHANN

IPC: H01L21/768 ,  H01L21/027 ,  H01L21/311 ,  H01L21/66

Abstract: Verfahren mit:Bilden einer siliziumenthaltenden ARC-Schicht (206) über einem dielektrischen Material (241) eines Halbleiterbauelements (200);Bilden einer Lackmaske (207) mit einer Lackmaskenöffnung (207A) über der siliziumenthaltenden ARC-Schicht (206);Erhalten von Messdaten, die eine laterale Größe der Lackmaskenöffnung (207A) angeben und Bestimmen eines Sollwerts einer Durchflussrate zumindest eines sauerstoffenthaltenden Vorstufengases auf Grundlage der Messdaten und einer kritischen Sollabmessung einer Kontaktöffnung (241V);Ausführen eines ersten Ätzprozesses (260A) unter Anwendung des sauerstoffenthaltenden Vorstufengases und eines kohlenstoff- und fluorenthaltenden Vorstufengases derart, dass ein erster Bereich einer Öffnung (206A) in der siliziumenthaltenden ARC-Schicht (206) gebildet wird;Ausführen eines zweiten Ätzprozesses (260B) unter Anwendung eines polymerisierenden Vorstufengases derart, dass die Öffnung (206A) in der siliziumenthaltenden ARC-Schicht (206) durch den ersten Bereich hindurch gebildet wird;wobei der erste Ätzprozess (260A) und der zweite Ätzprozess (260B) in Anwesenheit der Lackmaske (207) ausgeführt werden;Steuern einer Durchflussrate zumindest des sauerstoffenthaltenden Vorstufengases des ersten Ätzprozesses (206A) auf Grundlage des bestimmten Sollwerts, so dass eine laterale Abmessung der Öffnung (206A) eingestellt wird;Bilden einer Maskenöffnung (204A) in einer Hartmaskenschicht (204) auf der Grundlage (206A) der Öffnung; undÄtzen des dielektrischen Materials (241) unter Anwendung der Hartmaskenschicht (204) derart, dass die Kontaktöffnung (241V) in dem dielektrischen Material erzeugt wird.

公开(公告)号：DE102018206436A1

公开(公告)日：2019-07-04

申请号：DE102018206436

申请日：2018-04-26

Applicant: GLOBALFOUNDRIES INC

Inventor： FANG QIANG ,  AHMED SHAFAAT ,  SUN ZHIGUO ,  SHU JIEHUI ,  KOLI DINESH R ,  TSENG WEI-TSU

IPC: H01L23/532 ,  H01L21/768

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere ein Integrationsschema für eine mit Kobalt plattierte Durchkontaktierung und Verfahren zur Herstellung. Die Struktur umfasst: eine Durchkontaktierungsstruktur, die aus Kobaltmaterial gebildet ist; und eine Verdrahtungsstruktur über der Durchkontaktierungsstruktur. Die Verdrahtungsstruktur ist mit einem Barrierenliner und dem Kobaltmaterial dünn beschichtet und mit einem leitfähigem Material gefüllt.

公开(公告)号：DE102018203377A1

公开(公告)日：2019-07-04

申请号：DE102018203377

申请日：2018-03-07

Applicant: GLOBALFOUNDRIES INC

Inventor： ZHANG XUNYUAN ,  XIE RUILONG ,  QI YI

IPC: H01L21/768 ,  H01L21/822 ,  H01L29/06

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere Schnittrandstrukturen und Herstellungsverfahren. Das Verfahren umfasst: ein Bilden einer Mehrzahl von strukturierten Hartmaskenstapeln mit wenigstens einem Halbleitermaterial und einer Deckschicht, ein Entfernen eines Abschnitts eines ersten strukturierten Hartmaskenstapels und eines Rands eines benachbarten Hartmaskenstapels der Mehrzahl von strukturierten Hartmaskenstapeln; und ein selektives Wachsen eines Materials auf dem Rand des benachbarten Hartmaskenstapels.