-
公开(公告)号：KR101472665B1
公开(公告)日：2014-12-15
申请号：KR1020130032210
申请日：2013-03-26
Applicant: 삼성전기주식회사
Abstract: 본발명은플러그비아적층구조체, 비아적층구조를갖는적층기판및 그제조방법에관한것이다. 본발명의하나의실시예에따라, 기판에형성된관통홀의내벽에소정두께로그리고관통홀의상하부주위에 t 두께로도금된관통홀도금층; 관통홀도금층의내측공간에충전되어형성되되상하부가관통홀도금층의상하부를관통하여노출되게형성된비아플러그; 관통홀도금층의상하부및 비아플러그상에걸쳐형성되되관통홀도금층상에형성된두께 t'가두께 t보다두터운회로패턴; 및기판및 회로패턴상에형성된제1 절연층을관통하며관통홀상부에형성된비아홀에충전형성되되회로패턴의상부로부터두께α로형성된적층도전성비아; 를포함하여이루어지되, 식 T ≤ t" + α를만족하고, 상기에서 T는관통홀도금층의두께 t와회로패턴의두께 t'의합이고, t"는상기비아플러그상에형성된상기회로패턴부분의두께인, 플러그비아적층구조체가제안된다. 또한, 비아적층구조를갖는적층기판및 그제조방법이제안된다.
-
公开(公告)号：KR101472633B1
公开(公告)日：2014-12-15
申请号：KR1020120114668
申请日：2012-10-16
Applicant: 삼성전기주식회사
CPC classification number: H05K1/11 , H01L21/4857 , H01L21/486 , H01L23/49822 , H01L23/49827 , H01L2924/0002 , H05K1/115 , H05K3/4673 , H05K2201/09509 , H05K2201/09727 , Y10T428/24802 , H01L2924/00
Abstract: 본발명은하이브리드적층기판및 그제조방법에관한것이다. 본발명의하나의실시예에따라, 코어층; 코어층의상부, 하부또는상하부에감광성수지재질로형성된적어도하나이상의제1 절연층; 및코어층의상부, 하부또는상하부에비감광성수지재질로형성된적어도하나이상의제2 절연층; 을포함하여이루어지는하이브리드적층기판이제안된다. 또한, 그를포함하는패키지기판및 하이브리드적층기판제조방법이제안된다.
-
公开(公告)号：KR101420520B1
公开(公告)日：2014-07-17
申请号：KR1020120125386
申请日：2012-11-07
Applicant: 삼성전기주식회사
CPC classification number: H05K1/0216 , H05K3/4602 , H05K3/4673 , H05K2201/0281 , H05K2201/0323 , H05K2201/0723 , H05K2201/09581 , Y10T29/49165
Abstract: 본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 기판의 박형화 및 고밀도화를 위하여, 일면 또는 양면에 제1 회로배선층이 형성된 코어층; 상기 코어층의 일면 또는 양면에 적어도 하나 이상의 층으로 적층된 절연층; 및 상기 절연층의 일면에 형성된 제2 회로배선층;을 포함하되, 전자파 차폐가 필요한 상기 제2 회로배선층과 접합하는 상,하부의 절연층 내부에 전도성 코어(Conductive Core)가 포함되거나, 전자파 차폐가 필요한 상기 제1 회로배선층과 접합하는 절연층 내부 및 상기 코어층 내부에 전도성 코어(Conductive Core)가 포함된, 인쇄회로기판 및 이의 제조방법을 제시한다.
-
公开(公告)号：KR1020140046225A
公开(公告)日：2014-04-18
申请号：KR1020120112427
申请日：2012-10-10
Applicant: 삼성전기주식회사
Abstract: The present invention relates to a multilayer printed circuit board and a manufacturing method thereof, comprising a base substrate, a via hole passing through the base substrate, first and second seed layers formed on both sides of the via hole, first and second internal circuit patterns and first and second insulation layers formed on the first and second seed layers, and first and second external circuit patterns formed on the first and second insulation layers. According to the present invention, process reliability can be increased because there is no problem such as poor adhesion and gas emission due to thermal impact when thermal compression for adhesion with conductive paste using an existing copper lamination film layer by having a simple process compared to an existing method, filling the via hole with the conductive paste, and hardening the same.
Abstract translation: 多层印刷电路板及其制造方法技术领域本发明涉及一种多层印刷电路板及其制造方法，其特征在于，包括基底基板，通过所述基底基板的通孔，形成在所述通孔的两侧的第一和第二种子层，第一和第二内部电路图案 以及形成在第一和第二种子层上的第一和第二绝缘层，以及形成在第一和第二绝缘层上的第一和第二外部电路图案。 根据本发明，可以提高工艺的可靠性，因为与使用现有的铜层压膜层的导电浆料的热压缩相比，通过与 现有方法，用导电膏填充通孔，并使其硬化。
-
公开(公告)号：KR101366934B1
公开(公告)日：2014-02-25
申请号：KR1020120011396
申请日：2012-02-03
Applicant: 삼성전기주식회사
CPC classification number: H05K1/115 , H05K1/0251 , H05K3/4644 , H05K2201/09781
Abstract: 본 발명은 회로기판에 관한 것으로서, 제1 절연층과, 제1 절연층을 양측에서 관통하도록 형성되어 있는 원통형의 파워용 비아 및 상기 제1 절연층의 일측 표면에 형성되어 있으며 파워용 비아와 연결된 플랜지형의 제1 파워용 비아 패드를 포함하는 베이스기판; 베이스 기판의 일측에 적층되어 있는 제2 절연층; 및 제2 절연층의 상부에 상기 제1 파워용 비아 패드에 대향되는 영역에 형성된 더미 패턴을 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020120007444A
公开(公告)日：2012-01-20
申请号：KR1020110062517
申请日：2011-06-27
Applicant: 삼성전기주식회사
CPC classification number: H05K3/4602 , H01L23/145 , H01L23/49822 , H01L23/49827 , H01L2924/0002 , H05K1/0306 , H05K1/036 , H05K3/4605 , H05K2201/0166 , H05K2201/0175 , H05K2201/10378 , Y10T29/49155 , H01L2924/00
Abstract: PURPOSE: A printed circuit board and a manufacturing method thereof are provided to flatten the surface of a base member by arranging an insulation film layer on the surface of the base member, thereby easily recognizing an alignment key arranged on the base member. CONSTITUTION: A base member(110) is comprised of ceramic or organic materials. An insulation film layer(120) flattens the surface of the base member by being arranged on both surfaces of the base member. A circuit layer(130) is arranged on the insulation film layer. The circuit layer comprises a pad part exposed to the outside and a pad protection layer arranged on the pad part. A via(140) connects the circuit layer arranged on both surfaces of the base member.
Abstract translation: 目的：提供一种印刷电路板及其制造方法，通过在基材的表面上配置绝缘膜层来使基材的表面平坦化，从而容易地识别布置在基材上的对准键。 构成：基体构件（110）由陶瓷或有机材料构成。 绝缘膜层（120）通过布置在基底构件的两个表面上而使基部构件的表面平坦化。 电路层（130）布置在绝缘膜层上。 电路层包括暴露于外部的焊盘部分和布置在焊盘部分上的焊盘保护层。 通孔（140）连接布置在基底构件的两个表面上的电路层。
-
公开(公告)号：KR1020110121054A
公开(公告)日：2011-11-07
申请号：KR1020100040465
申请日：2010-04-30
Applicant: 삼성전기주식회사
CPC classification number: H05K1/16 , H05K3/284 , H05K3/4629 , Y10T29/4913
Abstract: PURPOSE: A circuit board and a manufacturing method thereof are provided to increase yield and simplify a manufacturing process by connecting both sides of a substrate to each layer of a multilayer ceramic substrate with a non-contact method by wireless communication. CONSTITUTION: A first wiring pattern(110) is formed on one side of a substrate(101). A first insulation layer(102) and a second insulation layer(103) are formed on the upper side and the lower side of the substrate. A second wiring pattern(120) is formed on the other side of the substrate. An RF transmitter(111) is connected to the first wiring pattern. An RF receiver(121) is connected to the second wiring pattern.
Abstract translation: 目的：提供电路板及其制造方法，以通过无线通信以非接触方式将基板的两面与多层陶瓷基板的各层连接起来，提高产量并简化制造工艺。 构成：在基板（101）的一侧上形成第一布线图案（110）。 在基板的上侧和下侧形成第一绝缘层（102）和第二绝缘层（103）。 在基板的另一侧上形成第二布线图案（120）。 RF发射器（111）连接到第一布线图案。 RF接收器（121）连接到第二布线图案。
-
公开(公告)号：KR101058637B1
公开(公告)日：2011-08-22
申请号：KR1020090010093
申请日：2009-02-09
Applicant: 삼성전기주식회사
CPC classification number: H01L24/96 , H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/20 , H01L2224/92 , H01L2924/01033 , H01L2924/01059 , H01L2924/01075 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2224/96 , H01L2224/82 , H01L2924/00 , H01L2924/00012
Abstract: 본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로서, 지지부재 상에 일면에 패드가 구비된 칩을 복수개 실장하는 단계; 상기 칩 사이 공간에 몰딩재를 형성하는 단계; 상기 지지부재를 제거하는 단계; 상기 칩을 포함한 상기 몰딩재의 일면에, 상기 칩의 패드와 접속되는 재분배선을 포함한 절연층을 형성하는 단계; 및 상기 재분배선과 접속되는 외부연결수단을 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
웨이퍼 레벨 패키지, 칩, 몰딩-
公开(公告)号：KR101055453B1
公开(公告)日：2011-08-08
申请号：KR1020090031373
申请日：2009-04-10
Applicant: 삼성전기주식회사
CPC classification number: H01L2224/04105 , H01L2224/19 , H01L2224/20 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/15311 , H01L2924/00012
Abstract: 본 발명은 팬-아웃(FAN-OUT)형 반도체 패키지에 관한 것으로서, 방열판, 상기 금속판 상부에 적층되며 반도체칩을 수용할 수 있는 공동을 갖는 지지층, 상기 금속판 상부의 상기 공동 내부에 배치되며 본딩패드가 형성된 활성면을 갖는 반도체칩, 상기 반도체칩 및 상기 지지층 상부에 적층된 제1 패시베이션층, 상기 본딩패드와 전기적으로 연결되고 상기 제1 패시베이션층 상부로 연장된 재배선층 및 상기 재배선층 상부에 배치된 솔더볼을 포함하여 구성된 것을 특징으로 한다.
반도체칩, 패키지, 방열판, 팬-아웃-
公开(公告)号：KR101043471B1
公开(公告)日：2011-06-23
申请号：KR1020080127095
申请日：2008-12-15
Applicant: 삼성전기주식회사
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
Abstract: 본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 재배열 배선층; 상기 재배열 배선층에 플립칩 본딩된 반도체칩; 상기 반도체칩을 밀봉하는 밀봉부재; 상기 재배열 배선층상에 배치된 접속수단; 및 상기 접속수단상에 배치된 솔더볼을 포함하여, 높은 신뢰성을 확보할 수 있는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
반도체 패키지, 신뢰성, 접속수단, 스탠드 오프, 재배열 배선층Abstract translation: 目的：提供半导体封装及其制造方法，以通过基于导电层的厚度控制外部装置的厚度来提高半导体封装与外部装置之间的电连接可靠性。 构成：半导体芯片倒装结合到重新排列的布线层（120）。 密封材料（150）密封半导体芯片。 连接单元（161）布置在重新排列的布线层上。 焊球（162）布置在连接单元上。 连接单元是金属柱，厚度范围为100到500um。
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.03 seconds)
