公开(公告)号：CN101827490A

公开(公告)日：2010-09-08

申请号：CN201010170644.7

申请日：2004-12-06

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  持田晶良

IPC: H05K1/00 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10522 ,  H05K2201/10734

Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。

公开(公告)号：CN101794003A

公开(公告)日：2010-08-04

申请号：CN201010111745.7

申请日：2010-02-02

Applicant: 揖斐电株式会社

Inventor： 王东冬 ,  伊藤正隆

IPC: G02B6/42

CPC classification number: G02B6/43 ,  H05K1/0274 ,  H05K3/4644 ,  H05K3/4691 ,  H05K2201/0187 ,  Y10T29/49124 ,  Y10T156/10

Abstract: 提供一种可靠性、特别是连接可靠性较高的光电混载布线板及其制造方法。光电混载布线板(10)具备：挠性布线板(13)；通过挠性布线板相互连接的第一刚性布线板(11)和第二刚性布线板(12)；发光元件(502)和受光元件(501)，该发光元件和受光元件中的一方设置于第一刚性布线板且另一方设置于第二刚性布线板；以及使发光元件和受光元件光耦合的挠性光波导(600)。挠性布线板的一端被装入到第一刚性布线板内且另一端被装入到第二刚性布线板内而被支承，在该装入部分上，这些第一和第二刚性布线板中至少一个的布线与挠性布线板的布线被通路孔连接，由此刚性布线板(11、12)与挠性布线板(13)相互被电连接。

公开(公告)号：CN101770959A

公开(公告)日：2010-07-07

申请号：CN201010002019.1

申请日：2010-01-05

Applicant: 伊姆贝拉电子有限公司

Inventor： 安蒂·伊霍拉 ,  图奥马斯·瓦里斯

IPC: H01L21/50 ,  H01L21/48 ,  H01L25/00 ,  H01L23/498 ,  H05K3/00 ,  H05K1/02

CPC classification number: H05K1/028 ,  H01L21/568 ,  H01L24/18 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/83005 ,  H01L2224/83192 ,  H01L2224/92144 ,  H01L2924/01002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01061 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2924/181 ,  H05K1/115 ,  H05K1/182 ,  H05K1/188 ,  H05K1/189 ,  H05K3/4691 ,  H05K2201/0187 ,  H05K2201/0355 ,  H05K2201/09127 ,  H05K2203/308 ,  H01L2924/0665 ,  H01L2924/00

Abstract: 本发明涉及刚柔结合的组件及制造方法。在刚柔结合型组件和制造方法中，在柔性区(13)的位置，将柔性膜(20)和牺牲材料片(16)附着于导体膜(12)。在导体膜(12)的表面上制造其内部容纳有牺牲材料片(16)的绝缘体层(1)。以在绝缘体层(1)中制作开口(9)的方式来形成柔性区(13)，通过开口(9)来移除牺牲材料片(16)。柔性区包括至少部分柔性膜(20)以及通过在方法中的适当阶段中构图导体膜(12)来制造的导体(22)。

公开(公告)号：CN100576379C

公开(公告)日：2009-12-30

申请号：CN200480013332.8

申请日：2004-04-14

Applicant: TDK株式会社

Inventor： 吉田政幸 ,  青木俊二 ,  须藤纯一 ,  渡边源一

IPC: H01F41/04 ,  H01F17/00 ,  H01G4/12 ,  H05K3/46

CPC classification number: H05K1/16 ,  H01F17/0013 ,  H05K1/0306 ,  H05K1/162 ,  H05K1/165 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0187 ,  H05K2203/0156

Abstract: 本发明涉及叠层型的电子部件，目的在于提供一种有利于其高集成化、小型化、高可靠性化等的片材的制造方法和片材。为了实现该目的，在根据本发明的制造方法中，在支持体上形成由正抗蚀剂构成的层，反复施行对该层曝光、显影以及对所得到的图形空间的具有预期的电特性的物质的附着的各处理，然后去除支持体。通过该方法，提供图形中的纵横比大于等于1的由大于等于三种的具有不同的物性的部分构成的片材。

公开(公告)号：CN100571492C

公开(公告)日：2009-12-16

申请号：CN200680034942.5

申请日：2006-10-30

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H05K1/0218 ,  H05K3/0035 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4664 ,  H05K2201/0187 ,  H05K2201/0715 ,  H05K2201/09127 ,  H05K2201/09509 ,  H05K2201/09563 ,  H05K2201/096

Abstract: 本发明提供一种刚挠性线路板及其制造方法。在水平方向并列配置具有导体图案(132、133)的挠性基板(13)、和具有刚性的非挠性基材(112)。用含有无机材料(111a、111b、113a、113b)的绝缘层(111、113)覆盖挠性基板(13)和非挠性基材(112)、并使挠性基板(13)的至少一个部位露出。在绝缘层(111、113)上形成到达挠性基板(13)的导体图案(132、133)的通路(116、141)，利用电镀并通过通路(116、141)形成到达导体图案(132、133)的布线(117、142)。在绝缘层(111、113)之上层叠绝缘层(114、115、144、145)，形成电路(123、150)。

公开(公告)号：CN100559920C

公开(公告)日：2009-11-11

申请号：CN200680034932.1

申请日：2006-10-24

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4644 ,  H05K3/0035 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4691 ,  H05K2201/0187 ,  H05K2201/09127 ,  H05K2201/09509 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09627

Abstract: 本发明提供一种刚挠性线路板及其制造方法。在水平方向并列配置具有导体图案(132、133)的挠性基板(13)、和具有刚性的非挠性基材(112)。用绝缘层(111、113)覆盖挠性基板(13)和非挠性基材(112)、并使挠性基板(13)的至少一个部位露出。在绝缘层(111、113)上形成到达挠性基板(13)的导体图案(132、133)的通路(116、141)，利用电镀并通过通路(116、141)形成到达导体图案(132、133)的布线(117、142)。在绝缘层(111、113)之上层叠绝缘层(114、115、144、145)，形成电路(123、150)来连接布线。

公开(公告)号：CN101483165A

公开(公告)日：2009-07-15

申请号：CN200910000308.5

申请日：2005-12-06

Applicant: 三星SDI株式会社

Inventor： 牟富庆 ,  河宗奉 ,  金昇鶴

IPC: H01L23/488 ,  H01L23/544 ,  H05K1/02

CPC classification number: H05K3/361 ,  H05K1/0269 ,  H05K2201/0187 ,  H05K2201/09918 ,  H05K2203/161 ,  H05K2203/166

Abstract: 本发明公开卷轴带载封装及使用该卷轴带载封装的等离子显示设备。该带载封装(TCP)连接到包括多个电极的等离子显示装置的印刷电路板组件(PBA)的连接器，并可与所述连接器分离。该TCP包括与该PBA连接并可与其分离的输入部分，与该等离子显示装置的多个电极中的一个连接并可与其分离的输出部分，以及至少一个对准标记，该对准标记的至少一部分对应于或者邻接于该输入部分的边。

公开(公告)号：CN101395978A

公开(公告)日：2009-03-25

申请号：CN200780007162.6

申请日：2007-04-20

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  古谷俊树 ,  河西猛

IPC: H05K3/46

CPC classification number: H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/112 ,  H05K3/4602 ,  H05K3/4688 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2224/05599

Abstract: 本发明提供一种可实现细间距的多层印刷线路板。在多层印刷线路板(10)中内置耐热性基板(30)，并在该耐热性基板上交替层叠层间树脂绝缘层(50)和导体层(58)，形成由导通孔(60)将各导体层之间连接起来的积层布线层。通过使用由Si基板(20)构成的耐热性基板，在镜面处理后的Si基板表面形成导通孔(48)，从而与在具有凹凸的树脂基板上形成导通孔相比，可以形成较细的布线，可以实现细间距化。此外，通过在镜面处理后的表面上形成布线，可以减小布线偏差，减小阻抗偏差。

公开(公告)号：CN101351923A

公开(公告)日：2009-01-21

申请号：CN200680049494.6

申请日：2006-12-07

Applicant: 英特尔公司

Inventor： S·H·哈尔 ,  B·D·霍赖恩 ,  G·A·布里斯特 ,  H·赫克

IPC: H01P3/08 ,  H01L27/10 ,  H05K1/00

CPC classification number: H05K1/024 ,  H05K1/0298 ,  H05K1/0366 ,  H05K2201/0187 ,  H05K2201/029 ,  H05K2201/09236 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155

Abstract: 一种高速互连，包括FR4材料层(404)、在所述FR4材料层中的沟槽(306)以及位于所述沟槽附近的一对传输线(402)。所述沟槽用低损耗和/或均匀材料(412)填充。这使得能够将由损耗和AC共模噪声导致的信号恶化最小化。

公开(公告)号：CN101351873A

公开(公告)日：2009-01-21

申请号：CN200680050142.2

申请日：2006-12-11

Applicant: 英特尔公司

Inventor： J·J·唐 ,  X·Y·曾 ,  J·何 ,  D·海

IPC: H01L21/48 ,  H01L23/498 ,  H01L23/50 ,  H01L23/64

CPC classification number: H01L21/4857 ,  H01L23/49822 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L24/85 ,  H01L2224/05553 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48472 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/83102 ,  H01L2224/85 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/19041 ,  H05K1/111 ,  H05K1/113 ,  H05K1/162 ,  H05K3/28 ,  H05K2201/0187 ,  H05K2201/09436 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: 本发明提供的制品包括嵌入焊接掩模中的顶部电极。制品包括核心结构上的顶部电极。形成顶部电极的工艺包括减小焊接掩模厚度，并在减小厚度的焊接掩模上形成顶部电极。形成顶部电极的工艺包括在处于核心结构的形成图案部分中的高K电介质上形成顶部电极。