公开(公告)号：CN1536951A

公开(公告)日：2004-10-13

申请号：CN200410034230.6

申请日：2004-04-05

Applicant: 株式会社电装

Inventor： 原田敏一 ,  近藤宏司

IPC: H05K3/46 ,  H05K1/09

CPC classification number: H05K1/0242 ,  H05K1/024 ,  H05K3/382 ,  H05K3/4617 ,  H05K3/4632 ,  H05K2201/0129 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2203/065 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49163 ,  Y10T428/24917

Abstract: 本发明提供一种多层印制电路板及制造方法，该多层电路板具有绝缘基材(1)、在绝缘基材(1)的表面上设置的表面导体图形(2e)、及在绝缘基材(1)的内部埋入的内部导体图形(2c、2f、2g、2i)，表面导体图形(2e)具有比绝缘基材(1)一侧的内部导体图形(2c、2f、2g、2i)的表面粗糙度大的表面粗糙度。

公开(公告)号：CN1160854C

公开(公告)日：2004-08-04

申请号：CN97112758.1

申请日：1997-06-10

Applicant: 富士电机株式会社

Inventor： 冈本健次 ,  内田真治 ,  前田孝夫 ,  蓝原隆司 ,  松本吉弘 ,  深沢直人

IPC: H03H9/46

CPC classification number: H05K1/165 ,  H01F27/2804 ,  H01F41/041 ,  H01F2017/0086 ,  H01F2027/2809 ,  H03H3/00 ,  H03H7/0115 ,  H03H2001/0057 ,  H03H2001/0085 ,  H04B15/00 ,  H05K1/162 ,  H05K3/4611 ,  H05K9/0066 ,  H05K2201/0352 ,  H05K2201/086 ,  H05K2201/09063 ,  H05K2201/09672

Abstract: 本发明揭示一种电力变换器用静噪滤波器，包括：通过电介质层(2)使电感器用导体(1)和接地用导体(3)相对，用这些导体和电介质层形成兼备电感功能和电容功能的分布常数电路，做成具有在电感器用导体1上使所述电力变换器的主电路的电流流过的截面积的导体。本发明提供了适于转换开关等的电力变换器的静噪滤波器。

公开(公告)号：CN1388777A

公开(公告)日：2003-01-01

申请号：CN01802529.3

申请日：2001-08-22

Applicant: 三井金属鉱业株式会社

Inventor： 山本拓也 ,  永谷诚治 ,  中野雅彦

IPC: B32B15/08 ,  H05K1/09

CPC classification number: B32B15/08 ,  B32B15/20 ,  H05K1/0263 ,  H05K1/0265 ,  H05K1/0271 ,  H05K1/09 ,  H05K3/022 ,  H05K2201/0352 ,  H05K2201/0355 ,  Y10T428/12431 ,  Y10T428/12438 ,  Y10T428/31504 ,  Y10T428/31522

Abstract: 本发明目的在于减少两面贴有不同厚度铜箔的双面包铜层压板的翘曲问题,提高印刷线路板的生产效率。本发明的两面贴有不同厚度铜箔的双面包铜层压板的特征在于,在一面采用在包铜层压板的制造过程中不会因热压而重结晶的第1铜箔,在另一面采用在包铜层压板的制造过程中会因热压而重结晶的第2铜箔,且第2铜箔比第1铜箔厚。

公开(公告)号：CN1377217A

公开(公告)日：2002-10-30

申请号：CN02107871.8

申请日：2002-03-25

Applicant: 株式会社藤仓

Inventor： 樋口令史 ,  伊藤彰二 ,  中尾知

IPC: H05K1/00 ,  H05K3/46 ,  H05K3/36

CPC classification number: H05K3/4635 ,  H05K1/0393 ,  H05K3/246 ,  H05K3/247 ,  H05K3/386 ,  H05K3/4069 ,  H05K3/4617 ,  H05K3/4652 ,  H05K2201/0195 ,  H05K2201/0347 ,  H05K2201/035 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2201/09481 ,  H05K2201/096 ,  H05K2203/0156 ,  H05K2203/0191 ,  H05K2203/0554 ,  H05K2203/072 ,  H05K2203/1453 ,  H05K2203/1461 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49165 ,  Y10T428/249996

Abstract: 一种多层线路板组件,一种多层线路板组件单元及其制造方法,其中,通过通孔接通孔和芯片接通孔很容易地把具有高封装密度的柔性FPC层叠起来。通过层叠多个多层线路板组件单元得到多层线路板组件,每个多层线路板组件单元是通过如下步骤而制造的,即:制备由柔性树脂膜1构成的镀铜树脂膜10,它具有粘合到其一个表面上的铜箔2和粘合到其另一个表面上的粘合层3;在镀铜树脂膜10上打通一个通孔7,穿过树脂膜1和粘合层3;通过网印技术从铜箔2开始用导电膏填充该通孔,以形成导电膏填料8,导电膏填料8具有从粘合层3中凸出的凸出部分8b。

公开(公告)号：CN104113981B

公开(公告)日：2018-02-13

申请号：CN201410150509.4

申请日：2014-04-15

Applicant: 株式会社村田制作所

Inventor： 北嶋宏通

IPC: H05K1/11 ,  H05K1/00 ,  H05K1/18 ,  H01L23/12

CPC classification number: H05K1/0298 ,  H01L2224/16225 ,  H01L2924/15174 ,  H05K3/341 ,  H05K3/4629 ,  H05K2201/0352 ,  H05K2201/09045 ,  H05K2201/09672

Abstract: 本发明的目的在于力图提高通过冲压及烧成而形成的多层布线基板的电子元器件的安装性。多层布线基板（2）包括：层叠体（5），该层叠体（5）由多个绝缘层层叠而成，并安装有电子元器件（3a）；多个连接端子（4），该多个连接端子（4）用于与设置在层叠体（5）的一个主面（5a）上的电子元器件（3a）进行连接；以及多个背面电极（6a～6c），该多个背面电极（6a～6c）设置在层叠体（5）的另一个主面（5b）上，将各连接端子（4）分别配置为在俯视时与各背面电极（6a～6c）中的任一个相重合。

公开(公告)号：CN105848429A

公开(公告)日：2016-08-10

申请号：CN201610297936.4

申请日：2016-05-06

Applicant: 衢州顺络电子有限公司

Inventor： 石林国 ,  白耀文 ,  胡斐

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H05K3/4644 ,  H05K1/167 ,  H05K2201/0338 ,  H05K2201/0352 ,  H05K2201/0776

Abstract: 本发明属于电路板加工制造技术领域，尤其是涉及一种能取代埋嵌电阻设计的印制线路板的制造方法。它解决了现有埋嵌电阻印制线路板稳定性差的技术问题。包括下述步骤：1、制作内层板材；2、制作导体线路；3、制作连接层；4、制作电阻层；5、制作电阻图形；6、检查电阻层。优点在于：采用连接层，不仅增加了单位面积的结合力，而且增加了异相材料的结合面积，显著提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好；同时，将电阻层裸露在导体层的外面，可以精确测试和控制电阻阻值，使产品电气性能更稳定。

公开(公告)号：CN103443335A

公开(公告)日：2013-12-11

申请号：CN201280015481.2

申请日：2012-02-10

Applicant: 吉坤日矿日石金属株式会社

Inventor： 新井英太 ,  三木敦史

IPC: C25D7/06 ,  C25D5/10 ,  H05K1/09

CPC classification number: H05K1/09 ,  C25D5/14 ,  C25D5/48 ,  C25D7/0614 ,  H05K3/384 ,  H05K3/388 ,  H05K3/389 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2203/0723 ,  Y10T428/12049 ,  Y10T428/12076 ,  Y10T428/12438

Abstract: 一种带表面处理层的铜箔，其特征在于，在铜箔或铜合金箔上具有包含通过实施粗化(treat)处理而形成的粗化处理层、形成在该粗化处理层上的包含Ni-Co层的耐热层以及形成在该耐热层上的含有Zn、Ni、Cr的耐候层及防锈层的多个表面处理层，所述表面处理层中的总Zn/(总Zn+总Ni)为0.13以上且0.23以下。本发明提供一种印刷电路用铜箔，其通过在铜箔的表面上形成粗化处理层后、在其上形成耐热层、防锈层、然后实施硅烷偶联处理而得到，在使用该印刷电路用铜箔的覆铜箔层压板上形成精细图案印刷电路后，对基板实施酸处理或化学蚀刻时，能够进一步抑制由于酸向铜箔电路与基板树脂的界面渗入而引起的粘附性降低，耐酸性粘附强度优良且碱蚀刻性优良。

公开(公告)号：CN102057483B

公开(公告)日：2013-09-11

申请号：CN200980121220.7

申请日：2009-05-22

Applicant: 国立大学法人东北大学 ,  财团法人国际科学振兴财团

Inventor： 大见忠弘 ,  须川成利 ,  今井纮 ,  寺本章伸

IPC: H01L23/12 ,  H01P3/08 ,  H05K3/46

CPC classification number: H05K1/0218 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6688 ,  H01L2924/0002 ,  H01L2924/19032 ,  H01L2924/3011 ,  H05K1/025 ,  H05K1/0265 ,  H05K3/4652 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/0715 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09727 ,  H05K2201/09972 ,  H01L2924/00

Abstract: 本发明提供一种多层配线基板。多层配线基板(100)具有：第一配线区域(101)，其中配线(103a)和绝缘层(104a，104b)交替地层叠；以及第二配线区域(102)，其中相对于第一配线区域(101)的绝缘层的厚度H1，绝缘层(104)的厚度H2是2倍以上，并且相对于配线宽度W1，配线(103b)的宽度W2为2倍以上。第一配线区域(101)和第二配线区域(102)被一体地形成在同一基板上。

公开(公告)号：CN101667428B

公开(公告)日：2013-07-10

申请号：CN200910167295.0

申请日：2009-09-02

Applicant: 日东电工株式会社

Inventor： 文逸何 ,  田中壮宗 ,  井上真弥 ,  马丁·约翰·麦卡斯林

IPC: G11B5/48 ,  H05K3/00

CPC classification number: H05K1/0271 ,  G11B5/486 ,  H05K1/0237 ,  H05K1/028 ,  H05K1/167 ,  H05K3/244 ,  H05K2201/0352 ,  H05K2201/09236 ,  H05K2201/09672 ,  Y10T29/49124

Abstract: 本发明提供一种配线电路基板及其制造方法。在悬挂主体部上形成有第一绝缘层。在第一绝缘层上形成有写入用配线图案。以覆盖写入用配线图案的方式在第一绝缘层上形成有第二绝缘层。在第二绝缘层上形成写入用配线图案和读取用配线图案。写入用配线图案被配置在写入用配线图案的上方。写入用配线图案包含导体层和加强用合金层。以覆盖导体层的上表面和侧面的方式依次形成有加强用合金层。

公开(公告)号：CN102573278A

公开(公告)日：2012-07-11

申请号：CN201110337753.8

申请日：2011-10-31

Applicant: 日本特殊陶业株式会社

Inventor： 前田真之介

IPC: H05K1/02

CPC classification number: H05K3/4682 ,  H01L23/49822 ,  H01L2924/0002 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/09136 ,  H01L2924/00

Abstract: 本发明提供一种多层布线基板，能够缓解搭载芯片部件的基板主面侧与其相反侧的基板背面侧的收缩率的差异，抑制布线基板的翘曲。多层布线基板(10)具有基板主面(11)和基板背面(12)，并具有将多个树脂绝缘层(21～27)和多个导体层(31～38)进行层压而形成的构造。多层布线基板(10)形成为以作为中心层的树脂绝缘层(24)为基准，使设于基板背面(12)侧的多个导体层(35～38)的面积比率的平均值高于设于基板主面(11)侧的多个导体层(31～34)的面积比率的平均值。多层布线基板(10)形成为使设于基板背面(12)侧的多个树脂绝缘层(25～27)的厚度平均值大于设于基板主面(11)侧的多个树脂绝缘层(21～23)的厚度平均值。