公开(公告)号：KR1020100018077A

公开(公告)日：2010-02-16

申请号：KR1020107000816

申请日：2003-04-02

Applicant: 소니 주식회사

Inventor： 가와까미,사또루 ,  이마이,다다시

IPC: H04B1/08 ,  H04B1/18 ,  H05K1/02 ,  H04N5/50

CPC classification number: H05K9/006 ,  H04B1/005 ,  H04B1/08 ,  H04B1/18 ,  H04N5/50 ,  H04N5/64 ,  H04N21/4263 ,  H04N21/6143 ,  H05K1/0218 ,  H05K1/0237 ,  H05K1/144 ,  H05K2201/043 ,  H05K2201/0715 ,  H05K2201/0723

Abstract: A reception device including a plurality of tuners for receiving broadcast such as a satellite broadcast. A tuner circuit (1) includes an input terminal (11) into which a broadcast wave of a video signal and/or audio signal modulated into predetermined format is input and a mount layer (13) having a main circuit for selecting a video signal and/or audio signal contained in a predetermined frequency band from the broadcast wave. A first ground layer (15) is provided via a first dielectric layer (14) on the surface of the mount layer (13) not having the main circuit (12) and a second ground layer (17) is provided via a second dielectric layer, thereby suppressing interference between the plurality of tuners.

Abstract translation: 一种接收装置，包括用于接收诸如卫星广播的广播的多个调谐器。 调谐器电路（1）包括输入端子（11），其中输入了以预定格式调制的视频信号和/或音频信号的广播波，以及具有用于选择视频信号的主电路的安装层（13） /或包含在来自广播波的预定频带中的音频信号。 第一接地层（15）经由不具有主电路（12）的安装层（13）的表面上的第一介电层（14）提供，并且第二接地层（17）经由第二介电层 从而抑制多个调谐器之间的干扰。

公开(公告)号：KR1020060064291A

公开(公告)日：2006-06-13

申请号：KR1020040103095

申请日：2004-12-08

Applicant: 삼성전자주식회사

Inventor： 황이성 ,  조성대

IPC: H01R12/71 ,  H01L21/60 ,  H01L23/28

CPC classification number: H05K1/117 ,  G06K19/07732 ,  G06K19/07743 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/141 ,  H05K2201/043 ,  H05K2201/09845 ,  H05K2201/10977 ,  H05K2203/049 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 메모리 카드 및 그 제조 방법이 개시된다. 본 발명에 따른 메모리 카드는 뒷면에 제 1 콘택핀 어레이를 갖는 제 1 인쇄회로기판과 제 1 인쇄회로기판 상에 탑재되고, 제 1 콘택핀 어레이와 연결되어 있는 메모리 칩 및 제 1 인쇄회로기판 상에 적층되고, 앞면에 제 1 콘택핀 어레이와 연결되는 제 2 콘택핀 어레이를 갖는 제 2 인쇄회로기판을 포함한다.

Abstract translation: 存储卡及其制造方法被公开。 上根据本发明的存储卡的背面，所述第一接触被安装在第一印刷电路板和具有针阵列，其被连接到管脚阵列和第一相位的印刷电路板的第一接触存储器芯片中的第一印刷电路板 它被层压上，并且具有连接到所述前部的第一接触销阵列接触销的第二阵列的第二印刷电路板。

公开(公告)号：JP5404576B2

公开(公告)日：2014-02-05

申请号：JP2010231676

申请日：2010-10-14

Applicant: 易鼎股▲ふん▼有限公司

Inventor： 林菎津 ,  卓志恆 ,  蘇國富

IPC: H01B7/08 ,  H01B7/17

CPC classification number: H05K1/028 ,  H05K1/144 ,  H05K2201/043 ,  H05K2201/09063 ,  H05K2201/09109 ,  H05K2201/09254 ,  H05K2201/10598

公开(公告)号：JP2013524540A

公开(公告)日：2013-06-17

申请号：JP2013504052

申请日：2011-04-11

Applicant: アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトAt & S Austria Technologie & Systemtechnik Aktiengesellschaft

Inventor： シユタール，ヨハンネス ,  ライトゲープ，マルクス

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K1/185 ,  H05K1/0218 ,  H05K1/0298 ,  H05K1/115 ,  H05K1/14 ,  H05K1/144 ,  H05K1/181 ,  H05K1/186 ,  H05K3/4623 ,  H05K3/4697 ,  H05K2201/041 ,  H05K2201/042 ,  H05K2201/043 ,  H05K2201/045 ,  H05K2201/0723 ,  H05K2201/09036 ,  H05K2201/09072 ,  H05K2201/09618 ,  H05K2201/10 ,  H05K2201/10083 ,  H05K2201/10151 ,  Y10T29/49126 ,  Y10T29/49144

Abstract: コンポーネント（３）を印刷回路基板内に統合するための方法において、
２つの完成した印刷回路基板要素（１、４）を提供するステップであって、印刷回路基板は、更に詳しくは、複数の相互接続されたプライ又は層（６、７、８）から構成されており、少なくとも１つの印刷回路基板要素（４）は、切取り部又は凹部（１０）を有する、ステップと、
印刷回路基板要素のうちの１つの印刷回路基板要素（１）の上部に、又は少なくとも１つの印刷回路基板要素の切取り部内に、統合対象のコンポーネント（３）を配置するステップと、
印刷回路基板要素（１、４）を切取り部（１０）内に収容されるコンポーネント（３）と接続するステップであって、その結果、印刷回路基板内におけるコンポーネント又はセンサ（３）の保護された且つ確実な収容を得ることができる、ステップと、
が提供される。
更には、その内部に統合された電子コンポーネント（３）を有するこのタイプの印刷回路基板が提供される。

公开(公告)号：JP5197415B2

公开(公告)日：2013-05-15

申请号：JP2009023967

申请日：2009-02-04

Applicant: キヤノン株式会社

Inventor： 幸司 石川

IPC: H04N5/225 ,  H04N101/00

CPC classification number: G03B17/00 ,  H01R12/59 ,  H01R12/722 ,  H05K1/0218 ,  H05K1/0245 ,  H05K1/147 ,  H05K2201/043 ,  H05K2201/0715 ,  H05K2201/09318 ,  H05K2201/10189

公开(公告)号：JP3860180B2

公开(公告)日：2006-12-20

申请号：JP2004141323

申请日：2004-05-11

Applicant: フリボ モバイル パワー ゲーエムベーハー

Inventor： メルベ ステファン ,  グラッド ピーター ,  ベックス ミハエル ,  ボーテ ミハエル

IPC: H02M3/28 ,  H01F27/28 ,  H05K1/03 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18

CPC classification number: H05K1/144 ,  H01F27/2804 ,  H05K1/0306 ,  H05K1/142 ,  H05K1/162 ,  H05K1/167 ,  H05K1/181 ,  H05K2201/0187 ,  H05K2201/043 ,  H05K2201/1003 ,  H05K2201/10083

公开(公告)号：JP2015198197A

公开(公告)日：2015-11-09

申请号：JP2014076269

申请日：2014-04-02

Applicant: パナソニックIPマネジメント株式会社

Inventor： 中村 真木 ,  藤田 卓

IPC: H05K1/14 ,  H01L25/00

CPC classification number: H05K1/111 ,  H05K1/0216 ,  H05K1/144 ,  H05K2201/043 ,  H05K2201/09381 ,  H05K2201/09418 ,  H05K2201/09427 ,  H05K2201/10098 ,  H05K2201/10734 ,  H05K2203/041 ,  H05K3/3436 ,  Y02P70/611 ,  Y10T29/4913

Abstract: 【課題】基板に設けられるパッドに対する導電部材の配置のばらつきを抑制でき、コストを削減できる無線モジュールを提供する。 【解決手段】無線モジュールは、第1基板と、第1基板と対向し、第1基板との対向面に電子部品が実装される第2基板と、第1基板と第2基板とを接続し、第1基板と第2基板との間において信号を伝送する導電部材と、第1基板に配置され、導電部材が接続される第1パッドと、第2基板に配置され、導電部材が接続され、第1パッドと対向し、第1パッドよりも大きい第2パッドと、を備える。 【選択図】図2

Abstract translation: 要解决的问题：提供一种无线模块，其能够防止导电部件相对于形成在基板上的焊盘的布置的波动，同时降低成本。解决方案：无线模块包括：第一基板; 面对所述第一基板的第二基板，并且具有安装在面向所述第一基板的平面上的电子部件; 连接所述第一基板和所述第二基板的导电构件，以在所述第一基板和所述第二基板之间传输信号; 第一垫，其设置在所述第一基板上，所述导电构件连接到所述第一基板; 以及大于第一焊盘的第二焊盘，其布置在面向第一焊盘的第二基板上并连接到导电部件。

公开(公告)号：JP5153099B2

公开(公告)日：2013-02-27

申请号：JP2006215065

申请日：2006-08-07

Applicant: 欣興電子股▲分▼有限公司

Inventor： 詩 濱 許

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/5389 ,  H01L24/24 ,  H01L24/45 ,  H01L24/48 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/24227 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/1517 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H05K1/185 ,  H05K3/4602 ,  H05K3/4611 ,  H05K2201/043 ,  H05K2201/10515 ,  H05K2201/10674 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: A stack structure with semiconductor chips embedded in carriers comprises two carriers stacking together as a whole, at least two semiconductor chips having active surfaces with electrode pads and inactive surfaces corresponding thereto placed in the cavities of the carriers, at least one dielectric layer formed on the active surface of the semiconductor chip and the surface of the carrier, at least a conductive structure formed in the opening of the dielectric layer, and at least a circuit layer formed on the surface of the dielectric layer wherein the circuit layer is electrically connected to the electrode pad by the conductive structure, so as to form a three-dimensional module to increase the storage capacity dramatically and integrate the semiconductor chips in the carriers for efficiently reducing the size of the module, so that the combinations can be changed flexibly to form the required storage capacity according to the demands.

公开(公告)号：JP2009527106A

公开(公告)日：2009-07-23

申请号：JP2008554156

申请日：2007-02-14

Applicant: エルジー イノテック カンパニー リミテッドLG Innotek Co., Ltd

Inventor： ウク リー、ヒョン

IPC: H05K3/46 ,  H01L21/60 ,  H01L23/12 ,  H05K1/14 ,  H05K3/28 ,  H05K3/36

CPC classification number: H05K3/361 ,  H01L2224/48091 ,  H05K1/0393 ,  H05K3/064 ,  H05K3/281 ,  H05K3/323 ,  H05K3/4611 ,  H05K3/4635 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0191 ,  H05K2201/0355 ,  H05K2201/043 ,  H05K2201/09127 ,  H05K2201/09972 ,  H01L2924/00014

Abstract: 【課題】多層フレキシブル回路基板及びその製造方法に関する。
【解決手段】多層フレキシブル回路基板及びその製造方法を提供する。 多層フレキシブル回路基板は、加圧／加熱領域がカットされた接着シートと、加圧／加熱領域がカットされ、前記接着シート上（ｏｎ）に付着された上部ベース層と、前記接着シートが付着された下部ベース層と、を含む。
【選択図】図７

公开(公告)号：JP2007053360A

公开(公告)日：2007-03-01

申请号：JP2006215065

申请日：2006-08-07

Applicant: Phoenix Precision Technology Corp ,  全懋精密科技股▲分▼有限公司

Inventor： HSU SHIH-PING

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/5389 ,  H01L24/24 ,  H01L24/45 ,  H01L24/48 ,  H01L24/82 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/24227 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/1517 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H05K1/185 ,  H05K3/4602 ,  H05K3/4611 ,  H05K2201/043 ,  H05K2201/10515 ,  H05K2201/10674 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: PROBLEM TO BE SOLVED: To provide the lamination structure of a semiconductor element-padding support plate, which embeds a semiconductor chip in a support plate so as to turn it into a modularized structure.
SOLUTION: A modularized structure is assembled in a three-dimensional assembly. The structure is equipped with: two support plates 21 which are each provided with at least an opening 21c and laminated into one piece by a joining layer 25; two semiconductor elements 22 which are fixed in the openings 21c of the support plates 21 respectively, and each provided with an active plane 22a where electrode pads 22c are provided; at least a dielectric layer 23 which is formed on the active plane 22a of the semiconductor element 22 and the surface 21a of the support plate 21, and equipped with at least a through-hole 26 located at a part corresponding to the electrode pad 22c; and at least a conductive structure 24a which is provided in the through-hole 26 of the dielectric layer 23, and electrically connects the circuit layer 24 that is formed on the surface of the dielectric layer 23 to the electric pad 22c of the semiconductor element 22.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供将半导体芯片嵌入支撑板中以将其变成模块化结构的半导体元件衬垫支撑板的层压结构。 解决方案：将模块化结构组装成三维组件。 该结构配备有：两个支撑板21，每个支撑板21至少设置有开口21c，并通过接合层25层压成一体; 两个半导体元件22分别固定在支撑板21的开口21c中，并且各自设置有设置有电极焊盘22c的有源平面22a; 至少形成在半导体元件22的有源平面22a和支撑板21的表面21a上的电介质层23，并且至少配置有位于对应于电极焊盘22c的部分的通孔26; 并且至少设置在电介质层23的通孔26中的导电结构体24a，并且将形成在电介质层23的表面上的电路层24电连接到半导体元件22的电焊盘22c 。版权所有（C）2007，JPO＆INPIT