Abstract:
A through hole is formed in a circuit board (300) that has fibers (312) dispersed in a polymer matrix. Copper is sputtered within the through hole to form a sufficiently conductive layer for electrolytic plating (308) over the sputtered copper layer (306).
Abstract:
An improved through-via vertical interconnect, through-via heat sinks and associated fabrication techniques are provided for. The devices benefit from an organic dielectric layer that allows for low-temperature deposition processing. The low-temperature processing used to form the through-via interconnects and heat sinks allows for the formation of the interconnects and heat sinks at any point in the fabrication of the semiconductor device, including post-formation of active devices and associated circuitry. The through-via vertical interconnects of the present invention are fabricated so as to insure conformal thickness of the various layers that form the interconnect constructs. As such, the interconnects can be formed with a high aspect ratio, in the range of about 4:1 to about 10:1, substrate thickness to interconnect diameter.
Abstract:
An apparatus, method, and polymerizable material are disclosed for preparing electrically conductive traces on a circuit board (627) (Fig. 11) using an additive technology. The traces (637, Fig. 12a, typical) directly written in a serial process with each trace being able to be individually insulated. The apparatus includes an extrusion element (35 and 37), (Fig. 1) for extruding a first polymerizable material and a stage. The stage (21 and 23) is for holding the extrusion element and the circuit board (41) in relative proximity and for producing relative motion between the extrusion element and the circuit board. According to the method of invention, the first polymerizable material is extruded onto a circuit substrate support (631), (Fig. 12c) along preselected paths to form traces (637, 639, 641 and 643) and the first polymerizable material is polymerized, the first polymerizable material being conductive after polymerization. Several embodiments of extrusion systems are described as are systems for milling and drilling boards to provide new manufactures of circuit boards.
Abstract:
A circuit board and a method for manufacturing the same are provided to strengthen the coupling between a substrate and a wiring layer by forming an anchor pattern in a surface of the substrate. An anchor pattern(15) is formed in the surface of a substrate(16). A wiring layer is laminated on the substrate. The anchor pattern is a plurality of protrusions formed in the surface of the substrate. The substrate is a core substrate. The core substrate has the plated through hole. The plated through hole passes through the substrate and the wiring layer in the thickness direction. The substrate includes a conductive core unit(10). The core unit is made of the carbon fiber reinforced plastic. A pilot hole(18) is formed in the core unit. The plated through hole is passed through the pilot hole. The inner wall of the pilot hole is coated with a plating layer(19). The pilot hole is filled with the insulating material(20).
Abstract:
본 발명은 액적 토출 장치를 이용하여 비어 홀을 구비한 다층 구조를 형성하는 것을 과제로 한다. 다층 구조 형성 방법이 도전성 재료의 액적을 토출하여 물체 표면 위에 도전성 재료 패턴을 형성하는 스텝과, 상기 도전성 재료 패턴을 소성하여 배선 패턴을 형성하는 스텝과, 광경화성 재료를 포함하는 제 1 절연 재료의 액적을 토출하여, 상기 배선 패턴 위에서 비어 홀의 가장자리를 두르는 제 1 절연 재료 패턴을 형성하는 스텝과, 상기 제 1 절연 재료 패턴을 경화하여 비어 홀의 가장자리를 두르는 제 1 절연 패턴을 형성하는 스텝과, 상기 물체 표면을 친액화하는 스텝과, 광경화성 재료를 포함하는 제 2 절연 재료의 액적을 토출하여 상기 배선 패턴과 친액화된 상기 물체 표면을 덮는 동시에, 상기 제 1 절연 패턴을 둘러싸는 제 2 절연 재료 패턴을 형성하는 스텝과, 상기 제 2 절연 재료 패턴을 경화하여 상기 제 1 절연 패턴을 둘러싸는 제 2 절연 패턴을 형성하는 스텝을 포함한다. 다층 구조 형성 방법, 액적 토출 장치, 절연 재료, 도전성 재료, 광경화성 재료, 배선 기판 제조 방법.
Abstract:
개시된 배선 장치는 기판과, 기판에 관통 형성된 관통홀과, 관통홀의 내면에 형성된 완충층 및 완충층의 내부에 매립된 도금층을 포함하며, 이러한 배선 장치는 디바이스 패키지용 보호 캡에 적용되어 도금층 및 패키징 기판의 열 팽창 계수차를 완화시켜 열적 충격이 가해질 경우 패키징 기판이 파손되는 것이 해소된다. 배선 장치는 기판의 하면에 도금 시드층을 형성하는 단계와, 기판에 관통홀을 형성하는 단계와, 기판의 상면을 비롯하여 관통홀의 내주면에 소정 두께로 완충층을 형성하는 단계와, 완충층의 수평면을 제거하는 단계, 및 완충층의 내부에 도금층을 형성하는 단계에 의해 제조된다. 또한, 이러한 배선 제조 과정을 적용한 디바이스 패키지용 보호 캡 제조 방법이 제공된다.
Abstract:
코어 기판과, 이 코어 기판의 일방의 면에 배선층과 절연층을 적층하여 이루어지는 다층 배선기판에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이고, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며, 상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어 기판의 일방의 면에 캐패시터를 구비하고, 이 캐패시터가, 상기 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 상기 상부전극과 대향하도록 설치된 하부전극에 의해 구성된 것으로 한다.