公开(公告)号：WO2010090662A3

公开(公告)日：2010-11-25

申请号：PCT/US2009062189

申请日：2009-10-27

Applicant: XILINX INC

Inventor： ZHANG LEILEI

IPC: H05K3/42

CPC classification number: H05K3/42 ,  H05K1/0366 ,  H05K3/0055 ,  H05K3/16 ,  H05K3/4076 ,  H05K2201/0769 ,  H05K2201/09581 ,  H05K2201/09827

Abstract: A through hole is formed in a circuit board (300) that has fibers (312) dispersed in a polymer matrix. Copper is sputtered within the through hole to form a sufficiently conductive layer for electrolytic plating (308) over the sputtered copper layer (306).

Abstract translation: 通孔形成在具有分散在聚合物基质中的纤维（312）的电路板（300）中。 在通孔内溅射铜以形成用于在溅射的铜层（306）上进行电解电镀（308）的充分导电层。

公开(公告)号：WO2010097904A1

公开(公告)日：2010-09-02

申请号：PCT/JP2009/053333

申请日：2009-02-25

Applicant: セイコーインスツル株式会社 ,  船曳 陽一 ,  沼田 理志 ,  須釜 一義

Inventor： 船曳 陽一 ,  沼田 理志 ,  須釜 一義

IPC: H03H3/02 ,  H03H9/02 ,  H03H9/19 ,  H03H9/21 ,  H03H9/215

CPC classification number: H03H9/21 ,  H03H3/04 ,  H03H9/1021 ,  H03H2003/026 ,  H03H2003/0492 ,  H05K1/0306 ,  H05K3/4046 ,  H05K2201/09581 ,  H05K2201/10242 ,  Y10T29/42

Abstract: 本発明の圧電振動子の製造方法は、平板状の土台部と、土台部の表面に直交する方向に沿って延在する芯材部と、を有する導電性の鋲体の芯材部をベース基板の貫通孔内に挿入し、ベース基板の第１面に鋲体の土台部を当接させる工程と、ベース基板の第２面にペースト状のガラスフリットを塗布し、該第２面にアタック角度をもって当接する第１スキージを一方向に移動させてガラスフリットを貫通孔内に充填する工程と、第２面にアタック角度をもって当接する第２スキージを、一方向の逆方向に移動させて、第２面上に余分に塗布されたガラスフリットを貫通孔内に充填する工程とを有する。

Abstract translation: 一种压电振动器的制造方法，具有：插入具有平板状基部的导电性粘结体的芯材部分和沿着与基部表面正交的方向延伸的芯材部分的步骤; 进入基底基板的通孔，并且使所述粘性体的基部与所述基底基板的第一面抵接; 在基底基板的第二表面上施加糊状玻璃片，并且通过在一个方向上以一定的角度向第二表面移动的第一刮板移动，通过玻璃纤维填充通孔的步骤; 以及通过以与所述一个方向相反的方向移动与所述第二表面以攻角一起移动的第二刮板，通过过度施加在所述第二表面上的玻璃纤维填充所述通孔的步骤。

公开(公告)号：WO2005086552A1

公开(公告)日：2005-09-15

申请号：PCT/JP2005/003490

申请日：2005-03-02

Applicant: 新光電気工業株式会社 ,  三菱製紙株式会社 ,  深瀬 克哉 ,  酒井 豊明 ,  入沢 宗利 ,  小室 豊一 ,  金田 安生 ,  名塚 正範 ,  相澤 和佳奈

Inventor： 深瀬 克哉 ,  酒井 豊明 ,  入沢 宗利 ,  小室 豊一 ,  金田 安生 ,  名塚 正範 ,  相澤 和佳奈

IPC: H05K3/42

CPC classification number: H05K3/064 ,  H05K1/116 ,  H05K3/0094 ,  H05K3/061 ,  H05K3/065 ,  H05K3/108 ,  H05K3/421 ,  H05K3/427 ,  H05K2201/09381 ,  H05K2201/09563 ,  H05K2201/09581 ,  H05K2201/098 ,  H05K2203/0517 ,  H05K2203/0577 ,  H05K2203/0582 ,  H05K2203/1184 ,  H05K2203/1394

Abstract: 回路基板の製造方法において、エッチングレジスト層およびめっきレジスト層を形成する際の位置合わせが原因となり発生していたランドと孔の位置ずれの問題を解決する手段として、表面および貫通孔または／および非貫通孔の内壁に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法、および、第二樹脂層を形成する前に、第一樹脂層表面を一様に帯電させて、孔上の第一樹脂層と表面導電層上の第一樹脂層とに電位差を誘起させる工程を含む回路基板の製造方法を提供する。また、位置ずれの少ない高精度の孔を有する回路基板を提供する。

Abstract translation: 提供一种电路板制造方法，用于解决当形成抗蚀剂层和电镀抗蚀剂层时进行的取向引起的焊盘和孔之间的不对准的装置。 该方法的特征在于包括以下步骤：在绝缘基板的表面上形成第一树脂层的步骤，该绝缘基板在通孔和/或盲孔的表面和内壁上具有导电层，形成不溶于第二树脂层 或几乎不溶于表面导电层上的第一树脂层上的第一树脂层的显影剂，并且通过使用第一树脂层的显影剂除去孔上的第一树脂层。 提供了另一种电路板制造方法，该方法包括以下步骤：在形成第二树脂层之前，使第一树脂层的表面均匀地充电并在孔上的第一树脂层和表面导电层上的第一树脂层之间引起电位差 。 此外，提供了具有较小错位和高精度的孔的电路板。

公开(公告)号：WO2004064466A1

公开(公告)日：2004-07-29

申请号：PCT/JP2003/016426

申请日：2003-12-22

Applicant: 松下電器産業株式会社 ,  櫛谷 洋 ,  亀山 一郎

Inventor： 櫛谷 洋 ,  亀山 一郎

IPC: H05K3/46

CPC classification number: H01P1/047 ,  H01F27/34 ,  H01L2223/6616 ,  H01L2223/6622 ,  H05K1/024 ,  H05K1/0306 ,  H05K1/115 ,  H05K3/0029 ,  H05K3/4061 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0187 ,  H05K2201/09581 ,  H05K2201/096 ,  H05K2201/09827 ,  H05K2203/107 ,  Y10T29/435 ,  Y10T29/4902

Abstract: 無線通信機などの高周波機器に用いられる高周波積層部品およびその製造方法に関するもので、高周波積層部品の小型化が目的である。この目的を実現するため、本高周波積層部品は、誘電体に形成するビアホール電極（３）の周囲に、他の誘電体部分よりも低誘電率の誘電体層（４）を形成するものである。低誘電率の誘電体層（４）を設けることにより、ビアホール電極（３）とその周辺に存在する回路電極（２２）との電気的干渉を抑制することが出来るので、回路電極とビアホール電極を従来に比べ近接させて配置することが出来て、高周波積層部品を小型化できる。

Abstract translation: 用于诸如无线电通信装置的高频装置及其制造方法中的高频分层部分。 可以减小高频层叠部的尺寸。 为了实现该目的，高频层叠部分包括形成在电介质体中的通孔电极（3）和形成在通孔电极（3）周围的介电层（4），并且具有比 其他电介质部分。 通过设置低介电常数的电介质层（4），可以抑制通孔电极（3）与其附近的电路电极（22）之间的电干扰。 因此，与常规情况相比，可以将电路电极和通孔电极相互配置，从而能够降低高频层叠部的尺寸。

公开(公告)号：WO2003019651A2

公开(公告)日：2003-03-06

申请号：PCT/US2002/027013

申请日：2002-08-23

Applicant: MCNC ,  PALMER, William, Devereux ,  BONAFEDE, Salvatore ,  TEMPLE, Dorota ,  STONER, Brian, R.

Inventor： PALMER, William, Devereux ,  BONAFEDE, Salvatore ,  TEMPLE, Dorota ,  STONER, Brian, R.

IPC: H01L21/768

CPC classification number: H05K3/0055 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01S5/02 ,  H01S5/0207 ,  H01S5/02272 ,  H01S5/042 ,  H01S5/423 ,  H05K1/0306 ,  H05K2201/0179 ,  H05K2201/09581 ,  H01L2924/014

Abstract: An improved through-via vertical interconnect, through-via heat sinks and associated fabrication techniques are provided for. The devices benefit from an organic dielectric layer that allows for low-temperature deposition processing. The low-temperature processing used to form the through-via interconnects and heat sinks allows for the formation of the interconnects and heat sinks at any point in the fabrication of the semiconductor device, including post-formation of active devices and associated circuitry. The through-via vertical interconnects of the present invention are fabricated so as to insure conformal thickness of the various layers that form the interconnect constructs. As such, the interconnects can be formed with a high aspect ratio, in the range of about 4:1 to about 10:1, substrate thickness to interconnect diameter.

Abstract translation: 提供改进的通孔垂直互连，通孔散热器和相关的制造技术。 这些器件受益于允许进行低温沉积处理的有机介电层。 用于形成通孔互连和散热器的低温处理允许在半导体器件的制造中的任何点处形成互连和散热器，包括有源器件和相关电路的形成。 制造本发明的通孔垂直互连件以确保形成互连结构的各种层的适形厚度。 因此，互连可以以约4:1至约10:1的高纵横比形成，使基板厚度互连直径。

公开(公告)号：WO1989011209A1

公开(公告)日：1989-11-16

申请号：PCT/US1989002026

申请日：1989-05-11

Applicant: ARIEL ELECTRONICS, INC. ,  ALLEN, G., Graham ,  BATES, Kenneth, N. ,  DEBARDI, Gary, A. ,  ERLEY, Robert, B. ,  HAMADE, Ramzi, F. ,  HORNE, Stephen, J. ,  JACOBS, Thomas, L. ,  NEOGI, Amar ,  PATEL, Manu, C. ,  ROSE, John, E. ,  SCHLOSSER, Mark, S. ,  WARDEN, David, P.

Inventor： ARIEL ELECTRONICS, INC.

IPC: H05K03/02

CPC classification number: H05K3/0091 ,  H01B1/22 ,  H05K1/095 ,  H05K3/1241 ,  H05K3/4069 ,  H05K3/4644 ,  H05K2201/09581 ,  H05K2201/09827 ,  H05K2201/0989 ,  H05K2203/0126 ,  H05K2203/0763

Abstract: An apparatus, method, and polymerizable material are disclosed for preparing electrically conductive traces on a circuit board (627) (Fig. 11) using an additive technology. The traces (637, Fig. 12a, typical) directly written in a serial process with each trace being able to be individually insulated. The apparatus includes an extrusion element (35 and 37), (Fig. 1) for extruding a first polymerizable material and a stage. The stage (21 and 23) is for holding the extrusion element and the circuit board (41) in relative proximity and for producing relative motion between the extrusion element and the circuit board. According to the method of invention, the first polymerizable material is extruded onto a circuit substrate support (631), (Fig. 12c) along preselected paths to form traces (637, 639, 641 and 643) and the first polymerizable material is polymerized, the first polymerizable material being conductive after polymerization. Several embodiments of extrusion systems are described as are systems for milling and drilling boards to provide new manufactures of circuit boards.

Abstract translation: 公开了一种用于使用添加技术在电路板（627）（图11）上制备导电迹线的装置，方法和可聚合材料。 直接写入串行过程的迹线（637，图12a，典型），每个迹线都可以单独绝缘。 该装置包括用于挤出第一可聚合材料和载物台的挤出元件（35和37）（图1）。 工作台（21和23）用于将挤出元件和电路板（41）相对靠近并用于在挤出元件和电路板之间产生相对运动。 根据本发明的方法，将第一可聚合材料沿预选路径挤压到电路基板支撑件（631）（图12c）上以形成迹线（637,639,641和643），并且第一可聚合材料聚合， 第一可聚合材料在聚合之后是导电的。 挤压系统的几个实施例被描述为用于铣削和钻孔板以提供新的电路板制造商的系统。

公开(公告)号：KR1020090037794A

公开(公告)日：2009-04-16

申请号：KR1020080076951

申请日：2008-08-06

Applicant: 후지쯔 가부시끼가이샤

Inventor： 이이다겐지 ,  아베도모유키 ,  마에하라야스모토 ,  히라노신 ,  나카가와다카시 ,  요시무라히데아키 ,  야마와키세이고 ,  오자키노리카즈

IPC: H05K1/02

CPC classification number: H05K9/00 ,  H05K3/38 ,  H05K3/429 ,  H05K3/4608 ,  H05K3/4611 ,  H05K3/4691 ,  H05K2201/0281 ,  H05K2201/0323 ,  H05K2201/09581 ,  H05K2201/0959 ,  H05K2201/09781 ,  H05K2201/09809 ,  H05K2201/2072 ,  Y10T29/49155

Abstract: A circuit board and a method for manufacturing the same are provided to strengthen the coupling between a substrate and a wiring layer by forming an anchor pattern in a surface of the substrate. An anchor pattern(15) is formed in the surface of a substrate(16). A wiring layer is laminated on the substrate. The anchor pattern is a plurality of protrusions formed in the surface of the substrate. The substrate is a core substrate. The core substrate has the plated through hole. The plated through hole passes through the substrate and the wiring layer in the thickness direction. The substrate includes a conductive core unit(10). The core unit is made of the carbon fiber reinforced plastic. A pilot hole(18) is formed in the core unit. The plated through hole is passed through the pilot hole. The inner wall of the pilot hole is coated with a plating layer(19). The pilot hole is filled with the insulating material(20).

Abstract translation: 提供一种电路板及其制造方法，用于通过在基板表面形成锚定图案来加强基板与布线层之间的耦合。 在衬底（16）的表面中形成锚定图案（15）。 在基板上层叠有布线层。 锚定图案是形成在基板的表面中的多个突起。 基板是芯基板。 核心基板具有电镀通孔。 电镀通孔在厚度方向上通过基板和布线层。 基板包括导电芯单元（10）。 核心单元由碳纤维增强塑料制成。 在核心单元中形成导向孔（18）。 电镀通孔穿过引导孔。 引导孔的内壁涂有镀层（19）。 引导孔填充绝缘材料（20）。

公开(公告)号：KR100723998B1

公开(公告)日：2007-06-04

申请号：KR1020050082537

申请日：2005-09-06

Applicant: 세이코 엡슨 가부시키가이샤

Inventor： 신타테츠요시 ,  사쿠라다가즈아키 ,  야마다준

IPC: H05K3/46 ,  H05K3/10 ,  B82Y30/00

CPC classification number: H05K3/4664 ,  H01L51/0004 ,  H05K3/125 ,  H05K2201/09581 ,  H05K2201/09909 ,  H05K2203/013 ,  H05K2203/1173 ,  H05K2203/1476

Abstract: 본 발명은 액적 토출 장치를 이용하여 비어 홀을 구비한 다층 구조를 형성하는 것을 과제로 한다.
다층 구조 형성 방법이 도전성 재료의 액적을 토출하여 물체 표면 위에 도전성 재료 패턴을 형성하는 스텝과, 상기 도전성 재료 패턴을 소성하여 배선 패턴을 형성하는 스텝과, 광경화성 재료를 포함하는 제 1 절연 재료의 액적을 토출하여, 상기 배선 패턴 위에서 비어 홀의 가장자리를 두르는 제 1 절연 재료 패턴을 형성하는 스텝과, 상기 제 1 절연 재료 패턴을 경화하여 비어 홀의 가장자리를 두르는 제 1 절연 패턴을 형성하는 스텝과, 상기 물체 표면을 친액화하는 스텝과, 광경화성 재료를 포함하는 제 2 절연 재료의 액적을 토출하여 상기 배선 패턴과 친액화된 상기 물체 표면을 덮는 동시에, 상기 제 1 절연 패턴을 둘러싸는 제 2 절연 재료 패턴을 형성하는 스텝과, 상기 제 2 절연 재료 패턴을 경화하여 상기 제 1 절연 패턴을 둘러싸는 제 2 절연 패턴을 형성하는 스텝을 포함한다.
다층 구조 형성 방법, 액적 토출 장치, 절연 재료, 도전성 재료, 광경화성 재료, 배선 기판 제조 방법.

公开(公告)号：KR1020060034850A

公开(公告)日：2006-04-26

申请号：KR1020040083856

申请日：2004-10-20

Applicant: 삼성전자주식회사

Inventor： 정석환 ,  이문철 ,  김운배

IPC: H01L23/48

CPC classification number: H05K1/115 ,  H01L23/04 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K2201/0179 ,  H05K2201/068 ,  H05K2201/09563 ,  H05K2201/09581 ,  Y10T428/24917 ,  Y10T428/24926 ,  H01L2924/00

Abstract: 개시된 배선 장치는 기판과, 기판에 관통 형성된 관통홀과, 관통홀의 내면에 형성된 완충층 및 완충층의 내부에 매립된 도금층을 포함하며, 이러한 배선 장치는 디바이스 패키지용 보호 캡에 적용되어 도금층 및 패키징 기판의 열 팽창 계수차를 완화시켜 열적 충격이 가해질 경우 패키징 기판이 파손되는 것이 해소된다. 배선 장치는 기판의 하면에 도금 시드층을 형성하는 단계와, 기판에 관통홀을 형성하는 단계와, 기판의 상면을 비롯하여 관통홀의 내주면에 소정 두께로 완충층을 형성하는 단계와, 완충층의 수평면을 제거하는 단계, 및 완충층의 내부에 도금층을 형성하는 단계에 의해 제조된다. 또한, 이러한 배선 제조 과정을 적용한 디바이스 패키지용 보호 캡 제조 방법이 제공된다.

公开(公告)号：KR1020040096537A

公开(公告)日：2004-11-16

申请号：KR1020047011581

申请日：2003-12-10

Applicant: 다이니폰 인사츠 가부시키가이샤

Inventor： 모리도시아키 ,  나카무라가즈노리 ,  구라모치사토루 ,  아카자와미유키 ,  나카야마고이치

IPC: H05K3/46

CPC classification number: H01L23/49827 ,  H01L23/49822 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/3011 ,  H05K1/0306 ,  H05K1/0366 ,  H05K1/162 ,  H05K3/0041 ,  H05K3/0044 ,  H05K3/388 ,  H05K3/4061 ,  H05K3/4069 ,  H05K3/4076 ,  H05K3/426 ,  H05K3/4605 ,  H05K2201/0195 ,  H05K2201/068 ,  H05K2201/09563 ,  H05K2201/09581 ,  H05K2201/09763 ,  H05K2201/09827 ,  H05K2203/025 ,  H05K2203/1338 ,  H05K2203/1581 ,  Y10T29/43 ,  Y10T29/49117 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49153 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2924/00

Abstract: 코어 기판과, 이 코어 기판의 일방의 면에 배선층과 절연층을 적층하여 이루어지는 다층 배선기판에 있어서, 상기 코어 기판의 XY방향의 열팽창계수가 2∼20ppm의 범위이고, 코어 기판용의 코어재가 실리콘, 세라믹스, 글래스, 글래스·에폭시 복합재료, 메탈로부터 선택된 코어재이며, 상기 코어 기판은 도전 재료에 의해 표리의 도통이 이루어진 복수의 스루홀을 구비하고, 상기 코어 기판의 일방의 면에 캐패시터를 구비하고, 이 캐패시터가, 상기 스루홀내의 도전 재료를 상부전극으로 하고, 유전체층을 개재하고 상기 상부전극과 대향하도록 설치된 하부전극에 의해 구성된 것으로 한다.