公开(公告)号：CN101364569A

公开(公告)日：2009-02-11

申请号：CN200810129847.4

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 上野修一 ,  古田阳雄 ,  松田亮史 ,  福村达也 ,  长谷川森 ,  平野真也 ,  千叶原宏幸 ,  大下博史

IPC: H01L21/82 ,  H01L21/768 ,  H01L27/22 ,  H01L23/522 ,  G11C11/02 ,  G11C11/15 ,  G11C11/16

CPC classification number: H01L43/12 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  H01L27/228

Abstract: 本发明涉及磁性存储器的制造方法及磁性存储器。本发明提供一种磁性存储器。能够降低TMR元件的写入电流的偏差，可靠性高并能够实现小型化。包含TMR元件的磁性存储器的制造方法包括：形成下层布线层的工序；在该下层布线层上形成层间绝缘层的工序；在该层间绝缘层上以露出该下层布线层的方式形成开口部的工序；以覆盖该层间绝缘层和该开口部的内表面的方式形成阻挡金属层的工序；以埋入该开口部的方式在该阻挡金属层上形成金属层的工序；将该阻挡金属层用作停止部，研磨除去该阻挡金属层上的该金属层，形成包含埋入该开口部的金属层和该阻挡金属层的布线层的研磨工序；以及在该布线层上制作TMR元件的元件制作工序。

公开(公告)号：CN101359646A

公开(公告)日：2009-02-04

申请号：CN200810129612.5

申请日：2008-07-31

Applicant: 株式会社瑞萨科技

Inventor： 富田和朗

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/3192 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供可防止晶圆边缘部的膜剥落或图案断续的半导体晶圆及半导体装置的制造方法。在硅衬底(101)上，在用沟槽分离膜(500)分离的活性区上形成栅结构(400)，进而将接触层间膜(103)、低k通路层间膜即V层和低k布线层间膜即M层交替成膜而形成多层布线结构。在从第一层间膜(113)至第五层间膜(153)的精细层中除去M层的晶圆边缘部，但不除去V层的晶圆边缘部。另外，接触层间膜(103)的晶圆边缘部没有被除去。

公开(公告)号：CN100456452C

公开(公告)日：2009-01-28

申请号：CN200510077445.0

申请日：2005-06-21

Applicant: 株式会社瑞萨科技

Inventor： 坂井健志 ,  石井泰之 ,  冈崎勉 ,  中道胜 ,  松井俊一 ,  新田恭也 ,  町田悟 ,  中川宗克 ,  塚田祐一

IPC: H01L21/8239 ,  H01L21/336 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823864 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11573

Abstract: 本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。

公开(公告)号：CN100447988C

公开(公告)日：2008-12-31

申请号：CN200410031907.0

申请日：2004-03-31

Applicant: 株式会社瑞萨科技

Inventor： 川嶋祥之 ,  伊藤文俊 ,  坂井健志 ,  石井泰之 ,  金丸恭弘 ,  桥本孝司 ,  水野真 ,  奥山幸祐

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/78

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/66833

Abstract: 本发明提供了一种具有改善电学特性的半导体器件，该器件具有使用分裂-栅型存储单元结构的非易失存储器并且使用氮化物薄膜作为电荷存储层。在半导体衬底的主表面中形成n型半导体区，然后在半导体区上方形成分裂-栅型存储单元的存储栅电极和电荷存储层。随后，在存储器栅电极的侧表面上形成侧壁，并且在半导体衬底的主表面上方形成光致抗蚀剂图案。光致抗蚀剂图案被用作蚀刻掩模，并且通过蚀刻除去半导体衬底主表面的一部分，从而形成凹槽。在形成凹槽的区域中，除去n型半导体区。然后，在用于形成凹槽的区域中形成用于形成选择存储单元的nMIS晶体管沟道的p型半导体区。

公开(公告)号：CN101329912A

公开(公告)日：2008-12-24

申请号：CN200810125194.2

申请日：2008-06-19

Applicant: 株式会社瑞萨科技

Inventor： 山内忠昭

IPC: G11C16/02 ,  H01L27/115 ,  H03K19/0948

CPC classification number: G11C16/0433 ,  G11C16/10 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/13 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/94

Abstract: 本发明涉及使用形成在SOI衬底上的晶体管等的非易失地存储数据的半导体装置。在半导体装置(101)中，SOI结构的第一晶体管(TR1A)具有源极区域、漏极区域、位于源极区域和漏极区域之间的体区域、位于体区域上方的栅电极。SOI结构的第一电容器(MCA)具有与第一晶体管(TR1A)的栅电极电连接的第一端子、第二端子。半导体装置(101)根据在将第一晶体管(TR1A)的栅电极和第一电容器MCA的第一端子电连接的第一节点(FGa)上所积累的载流子，非易失地存储数据。

公开(公告)号：CN100444340C

公开(公告)日：2008-12-17

申请号：CN200410088013.5

申请日：2004-10-28

Applicant: 株式会社瑞萨科技

Inventor： 小林义彦 ,  佐藤劝 ,  谷本弘毅 ,  山田富男 ,  中岛浩一 ,  下石智明 ,  盐川吉则 ,  新津利治 ,  伊田勤

IPC: H01L21/50

CPC classification number: H05K3/0052 ,  H01L21/481 ,  H01L2224/48227 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/0306 ,  H05K3/284 ,  H05K2201/09036 ,  H05K2201/0909 ,  H05K2203/302 ,  H01L2924/00012

Abstract: 本发明涉及半导体器件的制造方法以及半导体器件。在根据本发明的分割方法中，用夹钳的下夹钳使由陶瓷形成的线路板强制向上(上摆)，从输送滑道伸出的伸出的线路板部分的一部分被压向一个支承体，从而在弯曲应力下进行第一分割。之后，将向上定位的夹钳向下旋转摆动(下摆)，以使上夹钳向下压所述伸出的线路板部分，从而在所述第一分割部分进行反向的分割，作为第二分割。由于第二分割允许张力作用于剩下的薄的未被分割的树脂部分，所述未被分割的树脂部分被分开。这样，就能够实现完全分割。通过单列分割和个体分割完成最终分割，从而形成每一个半导体器件。

公开(公告)号：CN101316388A

公开(公告)日：2008-12-03

申请号：CN200810108851.2

申请日：2008-05-29

Applicant: 株式会社瑞萨科技

Inventor： 西泽裕孝 ,  小池秀雄 ,  岩崎浩典 ,  大迫润一郎 ,  筱原稔 ,  和田环

IPC: H04Q7/22 ,  H04Q7/38 ,  H04Q7/32 ,  H04L29/08

CPC classification number: H04W8/20 ,  H04L63/0853 ,  H04W12/06

Abstract: 本发明提供了一种无线通信系统、SIM卡、移动通信终端和数据保证方法。其防止了由于物理损坏的原因所导致的存储在诸如SIM卡之类的安全存储器卡中的数据的丢失。主控单元对存储器卡进行卡认证，并且在该认证结果OK的时候通过安全通信传输用于存储器卡的更新数据以更新数据。接着，主控单元输出用于将卡数据镜像更新到基站服务器的请求。当访问被准许时，卡数据经由主控单元被传输到基站服务器以镜像更新卡数据。当对卡数据的镜像更新完成时，基站服务器返回一完成确认给主控单元，从而数据备份处理完成。通过这样，使基站服务器对存储器卡中的数据进行镜像更新，防止了所存储的数据的丢失。

公开(公告)号：CN100440444C

公开(公告)日：2008-12-03

申请号：CN200480043885.8

申请日：2004-07-22

Applicant: 株式会社瑞萨科技

Inventor： 佐藤隆史 ,  高野纯一 ,  佐藤孝志 ,  内藤德雄

IPC: H01L21/301

Abstract: 在切割装置(1)的外壳(8)的前面和背面设置照射波长为1.1μm以下光的照明设备(7a)、(7b)。然后，在将晶片载置于切割台(3a)上之后，用安装在主轴(5)上的刀片(4a)对晶片进行切割时，通过照明设备(7a)、(7b)将光照射到晶片上面(元件形成面)的整个面上。此时，使晶片的光照度为70勒克司以上2000勒克司以下。据此，在切割工作中就不会由于主轴(5)等而在晶片上形成成为影子的区域。

公开(公告)号：CN101303984A

公开(公告)日：2008-11-12

申请号：CN200810109439.2

申请日：2002-04-05

Applicant: 株式会社瑞萨科技

Inventor： 角义之 ,  内藤孝洋 ,  佐藤俊彦 ,  池上光 ,  菊池隆文

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L24/14 ,  H01L23/28 ,  H01L23/3128 ,  H01L23/50 ,  H01L23/5386 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/1134 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06558 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15173 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/20752 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/92247 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00011

Abstract: 提供一种半导体装置的制造方法，包括下列工序：(a)制备布线衬底，所述布线衬底具有多个封装衬底形成区域、在多个封装衬底形成区域之间形成的分切区域、与多个封装衬底形成区域和分切区域连续地形成的多个布线、以及分别与多个布线电连接的多个键合焊盘；(b)在工序(a)之后，去除形成在分切区域中的多个布线；(c)在工序(b)之后，在多个封装衬底形成区域上方分别安装多个半导体芯片，该多个半导体芯片的每个具有主面和形成在该主面上的多个电极；(d)在工序(c)之后，将多个电极分别与多个键合焊盘电连接；(e)在工序(d)之后，用树脂密封多个半导体芯片；以及(f)在工序(e)之后，使用分切刀片来切割分切区域。

公开(公告)号：CN100433190C

公开(公告)日：2008-11-12

申请号：CN200410004801.1

申请日：2004-02-05

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二

IPC: G11C11/41 ,  G11C11/413

CPC classification number: G11C11/417 ,  G11C5/14 ,  G11C11/413

Abstract: 通过将电平控制信号(/CS[0]、/CS[1])共同设于H电平并将电源线(VM[0]、VM[1])的电位共同设为低于电源电位(VDD)，能够大幅度减少存储单元阵列(110A)的等待时和写入动作时的栅漏电流。并且，通过将电平控制信号(/CS[0]、/CS[1])分别设定于L电平、H电平并只将电源线(VM[1])的电位设为低于电源电位(VDD)，能够减少存储单元阵列(110A)读出动作时的电力消耗。