公开(公告)号：KR100335717B1

公开(公告)日：2002-05-08

申请号：KR1020000007759

申请日：2000-02-18

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  권영신 ,  염근대 ,  김영수

IPC: G06K19/00

Abstract: 본 발명은 디지털 기기 등에서 데이터 저장, 재생의 용도로 사용되는 고용량 메모리 카드에 관한 것이다. 종래의 메모리 카드는 제한된 크기의 패키지 내부에 탑재할 수 있는 메모리 칩의 개수가 한정될 뿐만 아니라, 제조공정상, 테스트상의 여러 문제들로 인하여 메모리 용량 확장이 곤란하였다. 본 발명에 따른 메모리 카드는 각각 2개 이상의 메모리 칩이 내장된 2개의 패키지를 베이스 카드에 결합하는 구성을 가지기 때문에, 종래의 문제점을 해결함과 동시에 4배 이상의 용량 확장이 가능해진다. 2개의 패키지는 서로 마주 보는 형태로 베이스 카드에 결합되며, 베이스 카드에 형성된 연결수단을 통하여 전기적으로 연결된다. 각각의 패키지에 탑재된 2개 이상의 메모리 칩은 기판 패드에 공통으로 연결되며, 기판 패드에 연결된 접속 패드는 베이스 카드의 연결수단에 접합되어 메모리 카드의 외부 접촉 패드로 연결된다. 본 발명의 메모리 카드에 사용되는 메모리 칩은 주로 비휘발성 메모리 칩이며, MP3 플레이어, 디지털 카메라 등의 디지털 기기에 데이터 저장 및 재생용으로 사용된다.

公开(公告)号：KR1020000039474A

公开(公告)日：2000-07-05

申请号：KR1019980054820

申请日：1998-12-14

Applicant: 삼성전자주식회사

Inventor： 이혁 ,  조장호 ,  목승곤 ,  송영재 ,  하웅기 ,  정인숙 ,  이권우

IPC: H01L23/28

Abstract: PURPOSE: A stacked chip package using a tape circuit substrate is provided to reduce a size of the package to that of a chip. CONSTITUTION: In a stacked chip package(40), an upper semiconductor chip(43) is stacked on a lower chip(41). Each chip(41,43) includes electrode pads(44,45) formed on a top surface of each chip(41,43) and arranged along both opposed edges of the top surface, and the pads(44,45) of each chip(41,43) are at right angles to each other. An elastomer layer(46) is interposed between a tape circuit substrate(30) and the upper chip(43). The tape circuit substrate(30) includes a polyimide tape(32) having windows(35,37) to expose the electrode pads(44,45), and beam leads(31,36) formed under the polyimide tape(32) and extended to the window(35,37). Solder balls(49) on the tape(32) are electrically connected with the beam leads(31,36) via holes in the tape(32) and copper leads under the tape(32). The beam leads(31,36) exposed through the window(35,37) are respectively bonded with the electrode pads(44,45), and then liquid resin encapsulant is applied.

Abstract translation: 目的：提供使用带电路基板的堆叠式芯片封装，以将封装的尺寸减小到芯片的尺寸。 构成：在堆叠式芯片封装（40）中，上半导体芯片（43）堆叠在下芯片（41）上。 每个芯片（41,43）包括形成在每个芯片（41,43）的顶表面上并沿着顶表面的两个相对边缘布置的电极焊盘（44,45），并且每个芯片的焊盘（44,45） （41,43）彼此成直角。 弹性体层（46）介于带状电路基板（30）和上部芯片（43）之间。 磁带电路基板（30）包括具有露出电极焊盘（44,45）的窗口（35,37）的聚酰亚胺带（32）和形成在聚酰亚胺带（32）下方的延伸的光束引线（31,36） 到窗口（35,37）。 带（32）上的焊球（49）通过带（32）中的孔和带（32）下方的铜引线与梁引线（31,36）电连接。 通过窗口（35,37）暴露的光束引线（31,36）分别与电极焊盘（44,45）接合，然后施加液态树脂密封剂。

公开(公告)号：KR100216991B1

公开(公告)日：1999-09-01

申请号：KR1019960052966

申请日：1996-11-08

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  이민호 ,  안승호

IPC: H01L23/28

CPC classification number: H01L24/27 ,  H01L23/4951 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/743 ,  H01L24/83 ,  H01L2224/04042 ,  H01L2224/05599 ,  H01L2224/06136 ,  H01L2224/2919 ,  H01L2224/32014 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/83192 ,  H01L2224/8385 ,  H01L2224/92147 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/85399

Abstract: 본 발명은 내부 리드 상에 반도체 칩이 직접 실장되는 반도체 칩 패키지의 리드 프레임에 관한 것으로서, 복수의 본딩패드가 형성된 반도체 칩의 본딩패드 형성면에, 내측 말단부가 마주보도록 하여 서로 이격되어 열을 이루도록 형성되어 있는 리드들이 부착되는 LOC형 패키지용 리드 프레임에 있어서, 리드 프레임은 리드들의 내측 말단부의 상면을 포함하여 반도체 칩과 리드가 단일층으로 부착되도록 소정의 점도를 갖는 액상의 접착제가 리드를 가로지르도록 도포되어 경화된 접착층을 갖고 있으며, 그 접착층들은 리드의 한 면 뿐만 아니라 리드 사이의 공간에도 형성되어 있는 것을 특징으로 한다. 이에 따르면, 접착 계면의 수의 감소에 따른 패키지의 신뢰성 향상과 양면 접착 폴리이미드를 사용하지 않음에 따른 제조 원가 절감을 할 수 있고, 반도체 칩의 주변부와 접촉되는 리드 부위에 접착층이 더 형성되어 있어서 리드와 반도체 칩에 접촉에 대한 완충역할을 할 수 있기 때문에 반도체 칩을 리드에 부착하기 위하여 열압착 할 때 반도체 칩에 가해지는 기계적 손상을 방지할 수 있고, 열압착 수단의 수평도의 차이가 발생하여도 본딩 후 반도체 칩과 리드의 간격을 전체적으로 일정하게 유지시킬 수 있다.

公开(公告)号：KR100182510B1

公开(公告)日：1999-04-15

申请号：KR1019960003954

申请日：1996-02-17

Applicant: 삼성전자주식회사

Inventor： 안승호 ,  최기원 ,  송영재 ,  안민철

IPC: H01L21/60

CPC classification number: H01L2224/50

Abstract: 본 발명은 칩 스케일 패키지에 관한 것으로, 칩의 본딩 패드들의 배치에 대응되도록 탭 테이프를 제작하여, 그 칩과 탭 테이프를 전기적 연결하여 패키지를 제작함으로써, 통상적인 탭 테이프를 사용하고 있기 때문에 종래 반도체 제조 장치가 그대로 이용되고, 상기 전기적 연결 부분을 보호하기 위해서 성형 수지와 같은 봉지 수단이 요구되지 않기 때문에 패키지 제조 단가를 낮출 수 있는 장점이 있다.

公开(公告)号：KR1019990001110A

公开(公告)日：1999-01-15

申请号：KR1019970024318

申请日：1997-06-12

Applicant: 삼성전자주식회사

Inventor： 이민호 ,  송영재

IPC: H01L23/04

Abstract: 본 발명은 엘오씨(LOC) 패키지의 구조에 관한 것으로, 더욱 구체적으로는 내부리드와 반도체 칩 사이의 접착부를 넓게 형성함으로써 반도체 칩과 내부리드의 수평 공차(Tolerance) 또는 경사짐(Tilt)에 의해 접착제가 도포되지 않은 내부리드의 일부가 반도체 칩의 표면과 접촉(Contact)됨을 방지하기 위한 것이며, 이를 위하여 LOC 패키지 내에서 반도체 칩 위로 내부리드가 놓여지는 부분에 형성되는 접착부가 내부리드의 끝단(Tip) 부분에 형성되는 끝단 접착부와 내부리드의 끝단 이외의 부분에 형성되는 확장 접착부를 포함하는 LOC 패키지 구조를 개시하며, 끝단 접착부와 확장 접착부가 서로 연결되어 연속적으로 형성된 LOC 패키지 구조 및 서로 분리되어 형성된 LOC 패키지 구조들을 개시하고, 또한 이러한 구조를 이용함으로써 반도체 칩과 내부리드간의 불필 요한 접촉을 방지하여 반도체 칩 위의 표면에 구성된 회로패턴(Metal Line)을 보호하여 안정적인 패키지 구조를 형성한다.

公开(公告)号：KR100146214B1

公开(公告)日：1998-11-02

申请号：KR1019950019635

申请日：1995-07-05

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  서정우 ,  김경섭

IPC: H01L21/78

CPC classification number: H01L24/27 ,  H01L24/743 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/83192 ,  H01L2224/92147 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명은 리드 온 칩 웨이퍼용 마스크 및 그를 이용하여 웨이퍼상에 접착제를 형성시키는 제조방법과 그를 이용한 웨이퍼의 구조에 관한 것으로, 웨이퍼상에 형성된 리드 온 칩들의 일정한 부분에 접착제를 도포할 수 있는 마스크를 이용하여 추후에 내부리드들의 하면에 테이프를 접착하여 그 내부리드들에 대응하는 개별의 칩상면에 접착시키는 공정 대신에 직접 웨이퍼 상태에서 내부리드들을 접착시킴으로써, 그 테이프 흡습으로 인한 패키지 신뢰성 저하를 방지할 수 있는 동시에 리드 온 칩 패키지를 대량/저가로 생산할 수 있는 것을 특징으로 한다.

公开(公告)号：KR1019980033976A

公开(公告)日：1998-08-05

申请号：KR1019960051873

申请日：1996-11-04

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  조태제 ,  안승호 ,  송영희

IPC: H01L23/28

Abstract: 본 발명은 TSOP 소자에 관한 것이며, 패키지 몸체 성형시 성형수지의 흐름차에 의한 불량, 외부리드 솔더 접합부의 크랙, 센타 패드형 칩에 일반 리드 프레임을 적용할 때 본딩 와이어가 반도체 칩과 접촉하는 불량 등을 방지하기 위하여 리드 프레임 패드가 칩의 활성면에 접착성 물질에 의해 부착되는데, 칩의 전극 패드는 개방될 수 있도록 부착되며 리드 프레임 패드는 단차 가공이 되지 않고 리드 프레임 리드가 동일한 높이를 가지도록 함으로써 금속 와이어가 본딩되는 칩의 전극 패드는 와이어가 본딩되는 리드보다 높이가 낮은 위치에 있고 외부 리드는 패키지 몸체의 상부에서 돌출된다.

公开(公告)号：KR1019980014585A

公开(公告)日：1998-05-25

申请号：KR1019960033617

申请日：1996-08-13

Applicant: 삼성전자주식회사

Inventor： 조태제 ,  안승호 ,  송영재 ,  김형호

IPC: H01L23/48

Abstract: 본 발명은 금속 박판의 상면에 접착층을 형성시키는 접착층 형성 단계, 상기 접착층을 포함하도록 상기 금속 박판의 양면에 포토 레지스트막을 형성시키는 포토 레지스트막 형성 단계, 상기 포토 레지스트막이 형성된 상기 금속 박판에 방사(放射)를 통하여 노광된 부분과 미노광된 부분을 형성시키는 노광 단계, 상기 노광 단계에 의해 노광된 부분과 미노광된 부분을 소정의 현상액으로 현상시켜 상기 포토 레지스트막의 일부분을 제거시키는 현상 단계, 상기 현상 단계에서 상기 포토 레지스트막의 제거된 부분에 의해 노출된 상기 접착층의 노출 부위를 소정의 에칭액으로 제거시키는 접착층 에칭 단계, 상기 에칭 단계에 의해 노출된 상기 금속 박판의 노출된 부분을 제거시키는 금속 박판 에칭 단계, 상기 금속 박판의 포토 레지스트막을 제거시키는 포토 레지스트막 제거 단계를 포함하는 것을 특징으로 하는 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 제공함으로써, 리드 프레임에 반도체 칩을 실장시키는 공정이 간단해지고, 고가의 양면 접착 폴리이미드 테이프를 사용하지 않음으로 제조 원가를 절감시키는 효과를 나타내는 것을 특징으로 한다.

公开(公告)号：KR1019970053683A

公开(公告)日：1997-07-31

申请号：KR1019950068158

申请日：1995-12-30

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  안승호

IPC: H01L23/28

公开(公告)号：KR1019960002765A

公开(公告)日：1996-01-26

申请号：KR1019940013564

申请日：1994-06-16

Applicant: 삼성전자주식회사

Inventor： 권영도 ,  송영재 ,  송영희 ,  이정량

IPC: H01L23/495

Abstract: 리드 프레임의 다이패드상에 접착된 반도체 칩을 본딩 와이어에 의해 내부 리드 전기적으로 연결한 후 다이패드의 하부를 노출시켜서 에폭시수지로 몰딩한 표면 실장형 반도체 패키지에 있어서, 다이패드의 노출된 하부 표면에 복수개의 금속 범프를 형성시키고, 범프와 결합될 접지회로패턴이 형성된 인쇄회로기판을 준비하고, 인쇄회로기판상에 상기 범프가 형성된 반도체 패키지를 실장시킴으로써 패키지의 안정화 및 노이즈 방지 효과를 얻을 수 있다. 따라서 이와 같은 표면 실장형 반도체 패키지에 있어서 범프 형성에 의한 노이즈 제거는 패키지의 하면과 인쇄회로기판 사이가 매우 좁은 모든 박형 패키지에 적응될 수 있는 잇점이 있다.