이종금속전극 커패시터를 갖는 반도체소자 및 그 제조방법
    81.
    发明公开
    이종금속전극 커패시터를 갖는 반도체소자 및 그 제조방법 失效
    具有二元金属电极电容器的半导体器件及其制造方法

    公开(公告)号:KR1020080032879A

    公开(公告)日:2008-04-16

    申请号:KR1020060098959

    申请日:2006-10-11

    CPC classification number: H01L28/40 H01L27/10855 H01L28/91

    Abstract: A semiconductor device having a binary metal electrode capacitor and a method for fabricating the same are provided to obtain a low leakage current characteristic by forming a partial dielectric layer with an aluminum oxide layer. A first electrode(77) includes a first conductive pattern(73') and an antioxidative pattern(74') in contact with the conductive pattern. A second electrode(83) is overlapped with the first electrode. A capacitor dielectric layer(81) is inserted between the first electrode and the second electrode. The capacitor dielectric layer includes an entire dielectric layer(80) and a partial dielectric layer(79). The entire dielectric layer is inserted between the first electrode and the second electrode. The partial dielectric layer is arranged between the entire dielectric layer and the antioxidative pattern.

    Abstract translation: 提供具有二元金属电极电容器的半导体器件及其制造方法,以通过形成具有氧化铝层的部分电介质层来获得低漏电流特性。 第一电极(77)包括与导电图案接触的第一导电图案(73')和抗氧化图案(74')。 第二电极(83)与第一电极重叠。 电容器电介质层(81)插入在第一电极和第二电极之间。 电容器介电层包括整个电介质层(80)和部分电介质层(79)。 整个电介质层插入在第一电极和第二电极之间。 部分电介质层布置在整个电介质层和抗氧化图案之间。

    박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
    82.
    发明授权
    박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 有权
    用于形成薄膜结构的薄膜结构和方法,电容器及其用于形成电容器的方法

    公开(公告)号:KR100722772B1

    公开(公告)日:2007-05-30

    申请号:KR1020060039972

    申请日:2006-05-03

    Abstract: 고 유전율을 갖는 산화막을 포함하는 박막 구조물 및 이를 이용한 박막 구조물 형성 방법과 커패시터 및 이를 이용한 커패시터 형성 방법에 있어서, 알루미늄을 포함하는 도전막을 형성하고, 상기 도전막 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막을 형성한다. 이어서, 상기 산화막을 재 산화하여 상기 도전막 및 산화막 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막을 생성시킨다. 이로써, 상기 산소 확산 방지막이 생성됨으로서 산화막의 재 산화 공정 시 상기 도전막의 산화를 억제할 수 있다. 또한, 상기 산화막이 지르코늄 산화물 또는 티타늄 산화물을 포함함으로써 상기 재 산화동안 결정화까지 동시에 수행되어 추가적인 열처리를 스킵(skip)할 수 있다.

    Abstract translation: 在于:所述薄膜结构,以及薄膜结构使用相同的形成方法,包括具有电容器的介电常数,并使用相同的导电膜含有铝的电容器形成方法形成氧化膜,并在导电膜含有氧化锆或氧化钛 由此形成氧化膜。 然后,氧化膜被再氧化,以在导电膜和氧化膜界面上形成包含氧化铝的氧扩散阻挡膜。 因此,通过形成氧扩散阻挡膜,可以在氧化膜的再氧化过程中抑制导电膜的氧化。 此外,由于氧化物膜含有氧化锆或氧化钛,因此可以在再氧化期间同时进行结晶,以跳过额外的热处理。

    박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
    83.
    发明授权
    박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 失效
    形成薄膜层的方法和使用其形成电容器的方法

    公开(公告)号:KR100718839B1

    公开(公告)日:2007-05-16

    申请号:KR1020050080590

    申请日:2005-08-31

    Abstract: 지르코늄 산화물을 포함하는 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법에 관한 것으로서, 지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 기판 상에 지르코늄 산화막을 형성한다. 그리고, 비활성 가스, 산소 가스, 이들의 혼합 가스 등을 제공하면서 400 내지 700℃의 온도에서 열처리를 수행한다. 그 결과, 상기 지르코늄 산화막은 치밀하면서도 결정화된 구조로 형성된다. 이어서, 알루미늄 전구체 물질을 포함하는 제2 반응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 지르코늄 산화막 상에 알루미늄 산화막을 형성한다. 그리고, 상기 지르코늄 산화막과 상기 알루미늄 산화막이 순차적으로 적층된 다층 박막을 커패시터의 유전막으로 적용한다.

    반도체 소자의 커패시터 및 그 제조방법
    84.
    发明公开
    반도체 소자의 커패시터 및 그 제조방법 失效
    半导体器件的电容器及其制造方法

    公开(公告)号:KR1020070020717A

    公开(公告)日:2007-02-22

    申请号:KR1020050074915

    申请日:2005-08-16

    CPC classification number: H01G4/10 H01G4/33 Y10T29/435

    Abstract: 본 발명은 커패시터 및 그 제조방법에 관한 것이다. 본 발명에 따른 커패시터는, 하부전극 상에 전처리막을 구비하므로 유전막과의 반응이 억제되어 커패시터 특성 열화를 방지할 수 있다. 그리고, 유전막은 적어도 일부가 질화 또는 산화된 것이므로, 누설전류 증가를 억제할 수 있어 고집적 디램에 적용할 수 있다. 본 발명에 따른 커패시터 제조방법에서는 배치 타입(batch type) 장비 안에서 유전막 형성 전/후의 플라즈마 처리를 유전막 형성 단계와 연속적으로 진행하므로, 플라즈마 처리와 유전막 증착 사이의 정체 시간이 웨이퍼별로 달라질 우려가 전혀 없다. 따라서, 웨이퍼간의 막질 특성에서 변동이 적은 커패시터를 제조할 수 있다. 그리고, 배치 타입 장비를 이용하므로 생산성이 현저히 향상되는 효과가 있다.

    Abstract translation: 本发明涉及一种电容器及其制造方法。 根据本发明的电容器在下电极上具有预处理膜,从而可以抑制与电介质膜的反应并且可以防止电容器特性的劣化。 由于电介质膜的至少一部分被氮化或氧化,所以可以抑制漏电流的增加,并且本发明可以应用于高度集成的DRAM。 由于电容器产生的间歇式(分批式)的进展形成前/在后工序设备根据连续的发明和电介质层形成工序中的等离子处理的电介质膜,就没有可能使等离子体处理和所述介电层沉积之间的保留时间取决于在晶片上 。 因此,可以制造晶片间膜质量波动小的电容器。 另外,由于使用间歇式设备,生产率显着提高。

    식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
    85.
    发明授权
    식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 有权
    蚀刻停止结构,制造阻止结构的方法,具有蚀刻停止结构的半导体器件和制造半导体器件的方法

    公开(公告)号:KR100655774B1

    公开(公告)日:2006-12-11

    申请号:KR1020040082048

    申请日:2004-10-14

    CPC classification number: H01L21/31116 H01L28/91

    Abstract: 다양한 식각 용액에 대하여 매우 우수한 내성을 갖는 식각 저지 구조물 및 이를 포함하는 반도체 장치가 개시된다. 하부 구조물을 포함하는 기판 상에 하프늄 산화물 또는 알루미늄 산화물을 포함하는 금속 산화물층을 형성한 후, 금속 산화물층을 약 200∼900℃의 온도에서 열처리하여 식각 저지 구조물을 형성한다. 적어도 산화막 및 질화막을 식각하는 식각 용액에 대하여 극히 우수한 내성을 갖는 금속 산화물층을 포함하는 식각 저지 구조물을 적용하여, 반도체 장치의 여러 가지 구조를 형성하기 위한 다양한 식각 공정 동안 식각 저지 구조물 아래에 위치하는 하부 구조물을 식각 손상 없이 안정적으로 보호할 수 있다.

    반도체 커패시터 및 그 제조 방법
    86.
    发明授权
    반도체 커패시터 및 그 제조 방법 失效
    반도체커패시터및그제조방법

    公开(公告)号:KR100634241B1

    公开(公告)日:2006-10-13

    申请号:KR1020050045383

    申请日:2005-05-30

    Abstract: A semiconductor capacitor and its manufacturing method are provided to decrease equivalent oxide thickness and to improve leakage current characteristics by forming a SIM(Semiconductor-Insulator-Metal) structure. A lower electrode(12) is formed on a semiconductor substrate(10). A dielectric(14) is formed on the lower electrode. An upper electrode(16) is formed on the dielectric and has a multi layered structure of a poly crystalline four group semiconductor material. The four group semiconductor material includes silicon, germanium, and mixture thereof. The multi layered structure of the four group semiconductor material includes lower silicon and upper silicon-germanium mixture, lower germanium and upper silicon-germanium mixture, lower silicon-germanium mixture and upper silicon, or lower silicon-germanium mixture and upper germanium.

    Abstract translation: 提供半导体电容器及其制造方法以通过形成SIM(半导体 - 绝缘体 - 金属)结构来减少等效氧化物厚度并改善漏电流特性。 下电极(12)形成在半导体衬底(10)上。 电介质(14)形成在下电极上。 上电极(16)形成在电介质上并且具有多晶四族半导体材料的多层结构。 四组半导体材料包括硅,锗及其混合物。 四个组的半导体材料的多层结构包括下硅和上部硅 - 锗混合物,低级锗和上部硅 - 锗混合物,低级硅 - 锗混合物和上方的硅,或更低的硅锗混合物和上部锗。

    박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
    89.
    发明授权
    박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 失效
    薄膜制造方法,使用其的栅极结构以及电容器的制造方法

    公开(公告)号:KR100578824B1

    公开(公告)日:2006-05-11

    申请号:KR1020050020358

    申请日:2005-03-11

    Abstract: 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의 제조 방법에서, 1개의 알콕시기(alkoxy group)와 3개의 아미노기(amino group)를 포함하는 하프늄 전구체 및 상기 하프늄 전구체를 산화시키기 위한 산화제를 상기 기판 상부로 제공한다. 이어서, 상기 기판의 상부로 제공된 하프늄 전구체와 산화제를 이용하여 상기 기판 상에 하프늄 산화물을 포함하는 고체물질을 형성한다. 그 결과, 상기 기판 상에는 하프늄 산화물을 포함하는 고체 물질로 이루어지는 박막이 형성된다. 그리고, 상기 박막을 게이트 구조물의 게이트 절연막, 커패시터의 유전막 등에 용이하게 적용한다.

    Abstract translation: 在薄膜制造方法和使用其的栅极结构和电容器制造方法中,将含有一个烷氧基和三个氨基的铪前驱体和用于氧化铪前驱体的氧化剂沉积在基板上 提供。 然后使用在衬底顶部提供的铪前体和氧化剂在衬底上形成包含氧化铪的固体材料。 结果,在基板上形成由含有氧化铪的固体材料制成的薄膜。 该薄膜易于应用于栅极结构的栅极绝缘膜,电容器的电介质膜等。

    원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
    90.
    发明授权

    公开(公告)号:KR100578786B1

    公开(公告)日:2006-05-11

    申请号:KR1020040038058

    申请日:2004-05-28

    Abstract: 원자층 증착 공정을 이용한 향상된 누설 전류 제어 특성과 우수한 절연 특성을 가지는 박막의 형성 방법 및 이를 이용한 캐패시터의 제조 방법에서, 챔버 내부에 기판을 위치시킨 후, 챔버 내부에 제1 반응물질을 도입한다. 상기 제1 반응물질의 일부를 기판 상에 화학 흡착시킨다. 챔버 내부에 제2 반응물질을 도입하여 상기 기판 상에 박막을 형성한다. 아르곤, 제논, 크립톤과 같은 불활성 가스와 산소, 질소, 아산화질소와 같은 비활성 가스를 사용하여 형성한 불순물 제거용 플라즈마를 이용하여 챔버 내에 잔류하는 반응물질과 상기 박막내의 불순물을 동시에 제거한다. 박막 내의 불순물을 효과적으로 제거할 수 있어 누설 전류를 현저히 감소시킬 수 있다.

    Abstract translation: 在用于形成薄膜使用原子层沉积工艺和使用该制造电容器,然后将衬底放置在腔室中,并引入第一反应物腔室的方法,改进的泄漏控制性能和优异的绝缘性能的方法。 一部分第一反应物被化学吸附到基底上。 将第二反应材料引入腔室中以在基底上形成薄膜。 使用诸如氩气,氙气或氪气之类的惰性气体以及诸如氧气,氮气或氧化亚氮之类的惰性气体同时除去腔室中残留的反应物质和薄膜中的杂质。 薄膜中的杂质可以被有效地去除,并且泄漏电流可以显着降低。

Patent Agency Ranking