公开(公告)号：EP0475565B1

公开(公告)日：1995-06-14

申请号：EP91305909.3

申请日：1991-06-28

Applicant: AUE INSTITUTE LIMITED

Inventor： Adachi, Yoshio

IPC: B23K20/10 ,  H01L21/607

CPC classification number: H05K3/328 ,  B23K20/10 ,  H01L2224/10165 ,  H01L2224/81141 ,  H05K3/303 ,  H05K2201/1053 ,  H05K2201/10537 ,  H05K2201/10568 ,  H05K2201/10636 ,  H05K2201/10734 ,  H05K2203/0285 ,  H05K2203/166 ,  H05K2203/167 ,  Y02P70/611 ,  Y02P70/613

公开(公告)号：EP0475565A3

公开(公告)日：1992-07-22

申请号：EP91305909.3

申请日：1991-06-28

Applicant: AUE INSTITUTE LIMITED

Inventor： Adachi, Yoshio

IPC: B23K20/10 ,  H01L21/607

CPC classification number: H05K3/328 ,  B23K20/10 ,  H01L2224/10165 ,  H01L2224/81141 ,  H05K3/303 ,  H05K2201/1053 ,  H05K2201/10537 ,  H05K2201/10568 ,  H05K2201/10636 ,  H05K2201/10734 ,  H05K2203/0285 ,  H05K2203/166 ,  H05K2203/167 ,  Y02P70/611 ,  Y02P70/613

Abstract: At least one electronic element (12) is ultrasonically welded to a printed circuit board (10) to create the electronic circuit. Proper alignment between terminals of a conductive circuit pattern (14) on the circuit board and terminal units (20) on the connecting surface of the electronic element is ensured by a variety of techniques: (i) small protuberances (22) on the terminal units, (ii) raised section (26) on the bottom surface of the terminal units placed to engage indented portions of the board, and (iii) corresponding posts (36) (on the electronic elements) and holes (41) (formed on the circuit board). The ultrasonic welding of the element to the printed circuit board is typically conducted at a frequency range between 25-30 megahertz which produces a vibration which grinds the terminal units of the electronic element to the terminals of the circuit pattern while also welding the element and circuit board together. Electronic circuits formed in accordance with the inventive concept disclosed herein can be comprised of stacked or interlocking combinations of weldable electronic elements. Such structures can improve rigidity and vary spacial relationships of electronic circuits.

公开(公告)号：JP2015032634A

公开(公告)日：2015-02-16

申请号：JP2013159763

申请日：2013-07-31

Applicant: 太陽誘電株式会社 ,  Taiyo Yuden Co Ltd

Inventor： YAMAUCHI MOTOI ,  KAWAUCHI OSAMU

IPC: H01L23/02 ,  H01L25/04 ,  H01L25/18 ,  H03H9/25

CPC classification number: H01L21/561 ,  H01L23/04 ,  H01L24/95 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/12042 ,  H01L2924/15174 ,  H01L2924/15787 ,  H01L2924/181 ,  H03H9/02913 ,  H03H9/1007 ,  H03H9/1085 ,  H03H2009/0019 ,  H05K1/0209 ,  H05K1/0216 ,  H05K1/0243 ,  H05K1/141 ,  H05K3/284 ,  H05K3/303 ,  H05K3/3436 ,  H05K2201/0305 ,  H05K2201/049 ,  H05K2201/068 ,  H05K2201/10068 ,  H05K2201/10371 ,  H05K2201/10537 ,  H05K2201/1056 ,  H05K2201/10674 ,  H05K2203/1316 ,  H01L2924/00

Abstract: 【課題】信頼性を向上させることが可能な電子デバイスを提供すること。【解決手段】本発明は、配線基板10と、配線基板10の上面にバンプ14によってフリップチップ実装され、配線基板10の上面との間にバンプ14が露出する空隙28を有し、配線基板10よりも熱膨張係数の大きい圧電基板16を有するSAWデバイスチップ12aを含む複数のデバイスチップ12と、複数のデバイスチップ12に接合された、熱膨張係数の大きい圧電基板16以下の熱膨張係数を有する接合基板30と、接合基板30を覆って設けられた、複数のデバイスチップ12を封止する封止部32と、を備える電子デバイスである。【選択図】図3

Abstract translation: 要解决的问题：提供能够提高可靠性的电子设备。解决方案：电子设备包括：接线板10; 多个器件芯片12通过凸块14倒装安装在布线板10的上表面上，并且包括具有空隙28的SAW器件芯片12a，其中凸起14暴露在布线板10的上表面之间 并且还具有其热膨胀系数大于布线板10的热膨胀系数的压电基板16; 接合基板30，其接合到多个器件芯片12，并且其热膨胀系数等于或小于具有大的热膨胀系数的压电基板16的热膨胀系数; 以及密封部32，其设置在覆盖基板30上并密封多个装置芯片12。

公开(公告)号：JP2014229908A

公开(公告)日：2014-12-08

申请号：JP2014106846

申请日：2014-05-23

Applicant: サムソン エレクトロ−メカニックス カンパニーリミテッド. ,  Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

Inventor： LEE SEOK KYU ,  KASE TAKAYUKI ,  CHO SUN-JIN

IPC: H05K3/46

CPC classification number: H05K1/185 ,  H01L21/568 ,  H01L24/19 ,  H01L2224/04105 ,  H05K3/007 ,  H05K3/305 ,  H05K3/4602 ,  H05K2201/0187 ,  H05K2201/10015 ,  H05K2201/10537 ,  H05K2201/10636 ,  H05K2201/10727 ,  Y02P70/611 ,  Y10T29/4913

Abstract: 【課題】複数の電子部品を単一ユニットの単位で内蔵することによって、生産性及び製品歩留まりが向上された電子部品内臓印刷回路基板及び製造方法を提供する。【解決手段】電子部品内臓印刷回路基板は、キャビティ113が設けられるコア110と、キャビティ113に内蔵され、複数の電子部品210を固定するコーティング層220が外周面に設けられる電子部品ユニット200と、電子部品ユニット200が内蔵されたコア110の少なくとも上部に積層される絶縁層120aと、絶縁層120aに設けられる外層回路パターンとを含む。【選択図】図1

Abstract translation: 要解决的问题：提供一种电子部件嵌入式印刷电路板及其制造方法，其能够通过将多个电子部件嵌入作为一个单元来提高生产率和产品产量。解决方案：电子部件嵌入式印刷电路板 包括：芯110，其中形成有腔113; 电子部件单元200，其嵌入在空腔113中，并具有涂覆层220以固定多个电子部件210，形成在外周面上的涂层220; 绝缘层120a，其至少层叠在芯110的顶部，电子部件单元200嵌入其中; 以及形成在绝缘层120a上的外层电路图案。

公开(公告)号：JP2014139583A

公开(公告)日：2014-07-31

申请号：JP2014075306

申请日：2014-04-01

Applicant: Honeywell Internatl Inc ,  ハネウェル・インターナショナル・インコーポレーテッド

Inventor： WANG HONG ,  TAMARA K BRATLAND ,  MICHAEL J BOEHRINGER ,  RONALD J JENSEN

IPC: G01D5/12 ,  G01R33/02 ,  H05K1/18

CPC classification number: G01R33/0206 ,  H01L2224/48091 ,  H01L2224/48464 ,  H01L2224/4903 ,  H01L2224/73265 ,  H05K1/181 ,  H05K2201/10151 ,  H05K2201/10454 ,  H05K2201/1053 ,  H05K2201/10537 ,  Y02P70/611 ,  Y10T29/49002 ,  H01L2924/00014

Abstract: PROBLEM TO BE SOLVED: To provide a method for mounting orthogonal sensors in a low profile manner, which is easily adaptable to common PCB assembly processes.SOLUTION: A vertical die chip-on-board sensor package comprises a vertical sensor circuit component 103 comprising a first face, a second face, a bottom edge, a top edge, two side edges, input/output (I/O) pads arranged near the bottom edge, and at least one sensitive direction. The vertical die chip-on-board sensor package also comprises one or more horizontal sensor circuit components 102 comprising a top face, a printed circuit board (PCB) mounting face, a vertical sensor circuit component interface edge, two or more other edges, and one or more sensitive directions, where the vertical sensor circuit component interface edge supports the vertical sensor circuit component 103 along the Z axis and conductively or non-conductively connects to the vertical sensor circuit component 103.

Abstract translation: 要解决的问题：提供一种以低轮廓方式安装正交传感器的方法，其易于适应于常见的PCB组装过程。解决方案：一种垂直模块片上传感器封装，包括垂直传感器电路部件103，其包括： 第一面，第二面，底部边缘，顶部边缘，两个侧边缘，布置在底部边缘附近的输入/输出（I / O）焊盘以及至少一个敏感方向。 垂直模块芯片上的板上传感器封装还包括一个或多个水平传感器电路部件102，其包括顶面，印刷电路板（PCB）安装面，垂直传感器电路部件接口边缘，两个或更多个其他边缘，以及 一个或多个敏感方向，其中垂直传感器电路部件接口边缘沿着Z轴支撑垂直传感器电路部件103，并且导电地或非导电地连接到垂直传感器电路部件103。

公开(公告)号：JP5374003B1

公开(公告)日：2013-12-25

申请号：JP2013533028

申请日：2013-03-07

Applicant: パナソニック株式会社

Inventor： 俊明 磯貝 ,  和繁 杉田 ,  昭悟 高橋

IPC: F21S2/00 ,  F21V23/00 ,  F21Y101/02

CPC classification number: H05K3/306 ,  F21K9/232 ,  H05K3/3447 ,  H05K2201/10287 ,  H05K2201/10537 ,  H05K2201/10598

Abstract: 本発明に係る照明用光源は、半導体発光素子（１１２）を有する発光モジュール（１１０）と、回路基板（１２１）と当該回路基板（１２１）に接続された回路素子（１２２）とを有し、発光モジュール（１１０）に電力を供給するための駆動回路（１２０）と、回路基板（１２１）に接続されたリード線（１３０）と、リード線（１３０）と回路素子（１２２）とを固定する固定部材（１２３）とを備える。

公开(公告)号：JP2011242400A

公开(公告)日：2011-12-01

申请号：JP2011117187

申请日：2011-05-25

Applicant: Honeywell Internatl Inc ,  ハネウェル・インターナショナル・インコーポレーテッド

Inventor： WANG HONG ,  TAMARA K BRATLAND ,  MICHAEL J BOEHRINGER ,  RONALD J JENSEN

IPC: G01D5/12 ,  G01R33/02 ,  H05K1/18

CPC classification number: G01R33/0206 ,  H01L2224/48091 ,  H01L2224/48464 ,  H01L2224/4903 ,  H01L2224/73265 ,  H05K1/181 ,  H05K2201/10151 ,  H05K2201/10454 ,  H05K2201/1053 ,  H05K2201/10537 ,  Y02P70/611 ,  Y10T29/49002 ,  H01L2924/00014

Abstract: PROBLEM TO BE SOLVED: To provide a method for mounting orthogonal sensors in a low profile manner in cell phones and other consumer and commercial applications.SOLUTION: A vertical die chip-on-board sensor packages comprise a vertical sensor circuit component 103 comprising a first face, a second face, a bottom edge, a top edge, two side edges, input/output (I/O) pads arranged near the bottom edge, and at least one sensitive direction. The vertical die chip-on-board sensor packages furthermore comprises one or more horizontal sensor circuit components 102 comprising a top face, a mounting face for a printed circuit board (PCB) 101, a boundary edge for the vertical sensor circuit component 103, two or more other edges, and one or more sensitive directions. The boundary edge for the vertical sensor circuit component 103 supports the vertical sensor circuit component 103 along a Z axis and is conductively or non-conductively connected to the vertical sensor circuit component 103.

Abstract translation: 要解决的问题：提供一种在手机和其他消费者和商业应用中以低调方式安装正交传感器的方法。 解决方案：垂直模块芯片上传感器封装包括垂直传感器电路部件103，其包括第一面，第二面，底部边缘，顶部边缘，两个侧边缘，输入/输出（I / O ）垫，其布置在底部边缘附近，并且至少一个敏感方向。 垂直模块芯片上的板上传感器封装还包括一个或多个水平传感器电路部件102，其包括顶面，印刷电路板（PCB）101的安装面，垂直传感器电路部件103的边界边缘，两个 或更多其他边缘，以及一个或多个敏感方向。 垂直传感器电路部件103的边界边沿Z轴支撑垂直传感器电路部件103，并且与垂直传感器电路部件103导通地或非导通地连接。（C）2012，JPO＆INPIT

公开(公告)号：EP2922077B1

公开(公告)日：2018-01-10

申请号：EP15158577

申请日：2015-03-11

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： SONG KYUNGHOON ,  BANG JUNGJE ,  BAE KICHEOL ,  LEE KWANGSUB ,  JANG SEYOUNG

IPC: H01H13/48 ,  H01R9/24

CPC classification number: G06F3/0202 ,  H01H13/48 ,  H01H2215/004 ,  H01H2215/036 ,  H01H2221/05 ,  H01R13/703 ,  H01R24/62 ,  H05K1/184 ,  H05K2201/09163 ,  H05K2201/10053 ,  H05K2201/10189 ,  H05K2201/10446 ,  H05K2201/10537

Abstract: An input device comprising a connector (310), a switch (320), a substrate (330) and a key base (340). The connector is configured to recognise a connection of an external device, the connector including a first surface (313). The switch is located at the first surface of the connector, the switching being configured to connect an electrical signal when subjected to a physical input equal to or exceeding a threshold pressure, the switch including a connection terminal (311). The substrate is connected to the connection terminal of the switch and mounted on the first surface of the connector at a position at which the switch is not located. The key base is configured to actuate the switch.

公开(公告)号：EP3196772A3

公开(公告)日：2017-11-22

申请号：EP16195442.5

申请日：2016-10-25

Applicant: MediaTek Inc.

Inventor： Chang, Sheng-Ming ,  Chang, Chun-Wei

IPC: G06F15/78

CPC classification number: G11C5/04 ,  G06F13/4022 ,  G06F13/4282 ,  G06F15/7807 ,  G11C5/06 ,  G11C14/0018 ,  H01L23/3128 ,  H01L23/5386 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/15311 ,  H05K1/181 ,  H05K3/3436 ,  H05K2201/10515 ,  H05K2201/10537 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00

Abstract: A hybrid system includes a printed circuit board (PCB) having a main surface, a package-on-package (PoP) having a bottom package mounted on the main surface of the PCB and a top package stacked on the bottom package, and a multi-chip package (MCP) on the main surface of the PCB. The bottom package includes a system-on-chip (SoC) and the top package includes at least one on-package dynamic random access memory (DRAM) die accessible to the SoC. The MCP includes at least one on-board DRAM die accessible to the SoC via a PCB trace.

公开(公告)号：EP3196772A2

公开(公告)日：2017-07-26

申请号：EP16195442.5

申请日：2016-10-25

Applicant: MediaTek Inc.

Inventor： Chang, Sheng-Ming ,  Chang, Chun-Wei

IPC: G06F15/78

CPC classification number: G11C5/04 ,  G06F13/4022 ,  G06F13/4282 ,  G06F15/7807 ,  G11C5/06 ,  G11C14/0018 ,  H01L23/3128 ,  H01L23/5386 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/15311 ,  H05K1/181 ,  H05K3/3436 ,  H05K2201/10515 ,  H05K2201/10537 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00

Abstract: A hybrid system includes a printed circuit board (PCB) having a main surface, a package-on-package (PoP) having a bottom package mounted on the main surface of the PCB and a top package stacked on the bottom package, and a multi-chip package (MCP) on the main surface of the PCB. The bottom package includes a system-on-chip (SoC) and the top package includes at least one on-package dynamic random access memory (DRAM) die accessible to the SoC. The MCP includes at least one on-board DRAM die accessible to the SoC via a PCB trace.

Abstract translation: 一种混合系统包括具有主表面的印刷电路板（PCB），具有安装在PCB的主表面上的底部封装和堆叠在底部封装上的顶部封装的层叠封装（PoP） 芯片封装（MCP）在PCB的主表面上。 底部封装包括片上系统（SoC），顶部封装包括SoC可访问的至少一个片上动态随机存取存储器（DRAM）裸片。 MCP包括至少一个通过PCB迹线可访问SoC的板载DRAM芯片。