-
公开(公告)号：KR20210030545A
公开(公告)日：2021-03-18
申请号：KR1020190111656A
申请日：2019-09-09
Applicant: 삼성전자주식회사
IPC: H01J37/32 , H01L21/67 , H01L21/683
CPC classification number: H01J37/32183 , H01J37/32091 , H01J37/32623 , H01L21/67069 , H01L21/6831
Abstract: 본 발명의 실시예에 따른 플라즈마 에칭 장치는, 반도체 기판에 대한 플라즈마 에칭 공정이 수행되는 챔버의 내부에 에칭 가스를 공급하기 위한 에칭 가스 공급부, 상기 반도체 기판을 지지하고 고주파 RF 전원을 인가받아 상기 에칭 가스로부터 플라즈마를 생성하는 플라즈마 생성부, 상기 플라즈마 생성부에 상기 고주파 RF 전원을 공급하는 전원부, 및 상기 플라즈마 생성부 및 상기 전원부 사이에 연결되어 상기 고주파 RF 전원을 전달하고, 비동축 영역 및 동축 영역을 갖는 RF 피드를 포함하고, 상기 RF 피드의 반사계수는 0.1 이하일 수 있다.
-
2.发明专利
公开(公告)号：KR20210028327A
公开(公告)日：2021-03-12
申请号：KR1020190109125A
申请日：2019-09-03
Applicant: 삼성전자주식회사
CPC classification number: G01J3/12 , G01J3/0202 , G01N21/39
Abstract: 공정 챔버 내에 배치되는 가이드 레일; 및 상기 가이드 레일에 가동적으로 결합되는 광 조사부; 를 포함하되, 상기 광 조사부는 공정 챔버에 결합된 관측부를 향해 표준광을 조사하는 표준광 광원을 포함하는 OES 시스템이 제공된다.
-
公开(公告)号：KR1020150140936A
公开(公告)日：2015-12-17
申请号：KR1020140069155
申请日：2014-06-09
Applicant: 삼성전자주식회사
Inventor： 선종우
IPC: H01L21/3065 , H01L21/683
CPC classification number: H01J37/321 , H01J37/32119 , H01J37/3244 , H01J37/32449
Abstract: ICP를이용한식각장치는척, 안테나및 유전창을포함한다. 기판은척 상에안치된다. 안테나는상기척의상부에배치되어, 상기척과의사이에유도전자기장을형성한다. 유전창은상기안테나와상기척 사이에배치되어상기유도전자기장을상기기판으로전달한다. 유전창은상기유도전자기장에의해플라즈마를발생시키는식각가스가도입되는적어도 2개의수용공간들, 및상기수용공간들과각각연통되어상기식각가스를상기기판을향해서분사하는복수개의분사공들을갖는다. 따라서, 기판으로공급되는식각가스의유량을선택적으로조절할수 있다.
Abstract translation: 使用电感耦合等离子体（ICP）的蚀刻装置包括卡盘，天线和电介质窗。 基板安装在卡盘上。 天线设置在卡盘的上部，并且在卡盘和天线之间形成感应的电磁场。 电介质窗口设置在天线和卡盘之间，并将感应的电磁场传递到基板。 电介质窗具有：至少两个接收空间，通过感应电磁场产生等离子体的蚀刻气体被引入其中; 以及分别连接到接收空间的多个喷孔，并将蚀刻气体喷射到基板。 因此，能够选择性地调节供给到基板的蚀刻气体的流量。
-
公开(公告)号：KR1020090048729A
公开(公告)日：2009-05-15
申请号：KR1020070114732
申请日：2007-11-12
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/027 , H01L27/115
CPC classification number: H01L21/0271 , H01L21/76802 , H01L21/76877 , H01L27/115
Abstract: 하드 마스크가 적용되지 않는 식각마스크를 이용한 실리콘 산화막 식각방법 및 이를 이용한 메모리 소자의 제조방법이 개시되어 있다. 먼저, 실리콘 산화막이 형성된 기판을 마련한다. 이어서, 상기 실리콘 산화막 상에 포토레지스트를 포함하는 식각 마스크를 형성한다. 이어서, C/F 비율이 0.8 내지 2인 불화탄소를 포함하는 식각가스를 이용하여 상기 식각마스크에 노출된 상기 실리콘 산화막을 건식 식각한다. 그 결과 상기 식각 마스크 표면에 탄소를 포함하는 폴리머가 증착되는 동시에 상기 실리콘 산화막에는 콘택홀이 형성된다. 상기 방법은 메모리 소자의 제조시 공정의 축소 및 공정 효율을 극대화시킬 수 있다.
-
公开(公告)号：KR1020060105361A
公开(公告)日：2006-10-11
申请号：KR1020050028089
申请日：2005-04-04
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/31116 , H01L21/31144 , H01L21/76829
Abstract: 식각 선택비가 향상된 절연막 식각 방법에 의해 종횡비(aspect ratio)가 크고 미세한 콘택홀을 형성하는 방법을 제공한다. 본 발명에서는 절연막 식각시 포토레지스트 위에 폴리머를 형성하는 C
x H
y 계 가스를 첨가함으로써 식각에 의한 포토레지스트의 손실을 줄여 선택비를 향상시킨다. 선택비 향상과 더불어 식각 속도가 높게 유지되어 효율적으로 콘택홀을 형성할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1020170024996A
公开(公告)日：2017-03-08
申请号：KR1020150120747
申请日：2015-08-27
Applicant: 삼성전자주식회사
IPC: H01L21/3065 , H01L21/02 , H01L21/66
CPC classification number: H01J37/32715 , H01J37/32009 , H01J37/321 , H01J37/32119 , H01L21/67248
Abstract: 기판처리장치가제공된다. 기판처리장치는기판처리영역을포함하는챔버, 상기기판처리영역상에배치되고, 삽입홀을포함하는유전판및 상기유전판상에배치되어상기유전판의온도를측정하고, 상기삽입홈에삽입되는나사(screw)부를가지는온도측정부를포함하고, 상기삽입홀과상기나사부각각은서로맞물리는나사선을포함할수 있다.
Abstract translation: 提供了包括温度测量单元的衬底处理设备。 基板处理装置包括：室，包括基板处理区域，设置在基板处理区域上并且包括插入孔的电介质片和设置在电介质片上以测量电介质片材的温度的温度测量单元， 并且具有插入到所述插入孔中的螺纹部分，其中所述插入孔和所述螺纹部分中的每一个具有彼此啮合的螺纹螺旋。
-
-
-
公开(公告)号：KR1020170019011A
公开(公告)日：2017-02-21
申请号：KR1020150112533
申请日：2015-08-10
Applicant: 삼성전자주식회사
IPC: H01J37/32
CPC classification number: H01J37/32532 , H01J37/32082 , H01J37/321 , H01J37/32119 , H01J37/3244 , H01L21/3065
Abstract: 본발명은커버플레이트및 그를구비하는플라즈마처리장치를개시한다. 그의장치는윈도우와, 윈도우상에배치된안테나전극과, 안테나전극및 상기윈도우사이로부터상기윈도우의측벽까지연장하여상기윈도우를덮는커버플레이트를포함한다.
Abstract translation: 公开了一种盖板，等离子体处理系统及其等离子体处理方法。 等离子体处理系统可以包括窗口，设置在窗户上的天线电极以及设置在天线电极和窗户之间以覆盖窗口的顶部和侧面的盖板。
-
公开(公告)号：KR1020030050100A
公开(公告)日：2003-06-25
申请号：KR1020010080492
申请日：2001-12-18
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A method for fabricating a pattern of a semiconductor device is provided to omit a conventional ashing and strip process by adding a dry etch process to an etch process using a photoresist pattern as an etch mask, and to easily control a line width of a pattern by completely removing polymer generated in the etch process using the photoresist pattern. CONSTITUTION: A pattern target layer is formed on a substrate(10). The photoresist pattern is formed on the pattern target layer. At least a predetermined thickness of the pattern target layer is eliminated through an etch process using the photoresist pattern as an etch mask. The photoresist pattern is removed through a dry etch process following the etch process.
Abstract translation: 目的：提供一种用于制造半导体器件的图案的方法，以通过向使用光致抗蚀剂图案作为蚀刻掩模的蚀刻工艺添加干蚀刻工艺来省略常规的灰化和剥离处理，并且易于控制半导体器件的线宽 通过使用光刻胶图案完全去除在蚀刻工艺中产生的聚合物的图案。 构成：在基板（10）上形成图案目标层。 在图案目标层上形成光致抗蚀剂图案。 通过使用光致抗蚀剂图案作为蚀刻掩模的蚀刻工艺来消除图案目标层的至少预定厚度。 在蚀刻工艺之后通过干蚀刻工艺去除光致抗蚀剂图案。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.018 seconds)
