公开(公告)号：KR20210024384A

公开(公告)日：2021-03-05

申请号：KR1020190103975A

申请日：2019-08-23

Applicant: 삼성전자주식회사

Inventor： 신홍식 ,  노현준 ,  박흥식 ,  성석현 ,  이도행 ,  이원혁

IPC: H01L29/78 ,  H01L21/311 ,  H01L21/8234 ,  H01L29/66

CPC classification number: H01L29/6656 ,  H01L29/785 ,  H01L21/76897 ,  H01L21/30604 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823468 ,  H01L29/0653 ,  H01L29/41791 ,  H01L29/4232 ,  H01L29/66553 ,  H01L29/66795 ,  H01L29/7848

Abstract: 반도체 소자 및 이의 제조 방법이 제공된다. 이 반도체 소자는 기판을 가로지르며, 차례로 적층된 게이트 절연막, 게이트 전극, 게이트 캐핑 패턴을 포함하는 게이트 패턴; 상기 게이트 패턴의 측벽을 덮는 게이트 스페이서; 상기 게이트 패턴의 일 측에 상기 기판에 배치되는 소오스/드레인 패턴; 상기 소오스/드레인 패턴 상에 배치되며 상기 게이트 전극의 상부면 보다 낮은 상부면을 가지는 콘택 패드; 상기 콘택 패드 상의 소오스/드레인 콘택 플러그; 및 상기 게이트 스페이서와 상기 소오스/드레인 콘택 플러그 사이에 개재되며 상기 소오스/드레인 콘택 플러그를 둘러싸는 링 형태를 가지는 보호 스페이서를 포함한다.

公开(公告)号：KR1020090075547A

公开(公告)日：2009-07-08

申请号：KR1020080001440

申请日：2008-01-04

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  김정우 ,  이충만 ,  이영희 ,  박찬진 ,  황성욱 ,  한정희 ,  이도행 ,  이진석

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/31155 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L21/28185

Abstract: A method of manufacturing a flash memory device having an insulation layer on which neutral beam radiated are provided to increase the capacity of charge storage by radiating a neutral beam on the insulating layer and annealing it, so reducing a defect of trap of a charge in the insulating layer. In a method of manufacturing a flash memory device having an insulation layer, a tunneling insulation layer is formed on the substrate. A charge storage layer is formed on the tunneling insulation layer, and a blocking insulating layer is formed on a charge storage layer(120). The first neutral beam is irradiated on the blocking insulating layer, and the gate electrode is formed on the blocking insulating layer. The first anneal step annealing the blocking insulating layer is more included.

Abstract translation: 一种具有绝缘层的闪存装置的制造方法，其上设置有中性线辐射的绝缘层，以通过在绝缘层上照射中性光束并退火来增加电荷存储的容量，从而减少电荷陷阱的缺陷 绝缘层。 在制造具有绝缘层的闪速存储器件的方法中，在衬底上形成隧道绝缘层。 在隧道绝缘层上形成电荷存储层，在电荷存储层（120）上形成阻挡绝缘层。 第一中性束被照射在阻挡绝缘层上，并且栅电极形成在阻挡绝缘层上。 更多地包括对阻挡绝缘层进行退火的第一退火步骤。

公开(公告)号：KR101662702B1

公开(公告)日：2016-10-06

申请号：KR1020090136215

申请日：2009-12-31

Applicant: 삼성전자주식회사

Inventor： 켄토카시키 ,  신철호 ,  김상국 ,  이도행 ,  이동석

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  H01L21/0273 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10855

Abstract: 레지스트패턴의트리밍공정및 성형공정을포함하는반도체소자의제조방법에관하여개시한다. 본발명에서는기판상의레지스트막을노광및 현상하여레지스트패턴을형성한다. 제1 가스플라즈마를이용하여레지스트패턴을트리밍하여레지스트패턴의단면프로파일을변화시킨다. 제2 가스플라즈마를이용하여트리밍된레지스트패턴의폭을증가시켜성형된레지스트패턴을형성한다.

Abstract translation: 将描述制造包括修整步骤和抗蚀剂图案的形成步骤的半导体器件的方法。 在本发明中，基板上的抗蚀剂膜被曝光并显影以形成抗蚀剂图案。 通过使用第一气体等离子体修整抗蚀剂图案以改变抗蚀剂图案的横截面轮廓。 通过使用第二气体等离子体修整的抗蚀剂图案的宽度增加以形成成型的抗蚀剂图案。

公开(公告)号：KR1020070058727A

公开(公告)日：2007-06-11

申请号：KR1020050117338

申请日：2005-12-05

Applicant: 삼성전자주식회사

Inventor： 황성욱 ,  이도행 ,  이동석

IPC: H01J37/32

Abstract: A plasma forming apparatus is provided to adjust uniformly ion density of process gas of a plasma state by adjusting intensity and uniformity of electric field. A chamber(101) provides a predetermined space for forming a plasma state of reaction gas supplied from a gas supply unit. A substrate stage(120) is installed in the inside of the chamber and includes a lower electrode. A first upper electrode(130) is provided on an upper side of the chamber in order to form first electric field for forming the plasma state of the reaction gas. A second upper electrode(140) is installed opposite to the substrate stage in the inside of the chamber. A plurality of slits(145) are formed at the second upper electrode in order to pass partially the first electric field. The second upper electrode is used for generating second electric field for forming the plasma state of the reaction gas.

Abstract translation: 提供等离子体形成装置，通过调整电场的强度和均匀性来调节等离子体状态的处理气体的均匀离子密度。 室（101）提供用于形成从气体供应单元供应的反应气体的等离子体状态的预定空间。 衬底台（120）安装在腔室的内部并且包括下电极。 第一上电极（130）设置在室的上侧，以形成用于形成反应气体的等离子体状态的第一电场。 第二上电极（140）在腔室的内部与衬底台相对安装。 在第二上电极处形成多个狭缝（145），以便部分地通过第一电场。 第二上电极用于产生用于形成反应气体的等离子体状态的第二电场。

公开(公告)号：KR101385750B1

公开(公告)日：2014-04-18

申请号：KR1020070123631

申请日：2007-11-30

Applicant: 삼성전자주식회사

Inventor： 이도행 ,  김하나 ,  김용진

IPC: H01J37/30 ,  H01L21/26

CPC classification number: H01J37/30 ,  H01J2237/0041 ,  H01J2237/04756 ,  H01J2237/20 ,  H01J2237/31

Abstract: 중성빔을 이용하는 기판 처리 장치 및 방법을 제공한다. 이 기판 처리 장치는 이온 소스를 형성하는 이온 소스 발생 장치를 포함한다. 상기 이온 소스로부터 이온들을 추출 및 가속시키는 이온 추출 장치가 제공된다. 상기 이온 추출 장치로부터 추출 및 가속된 이온들을 중성빔으로 중성화시키는 이온 중성화 장치가 제공된다. 상기 이온 추출 장치로부터 추출 및 가속된 이온들 중 상기 이온 중성화 장치에 의해 중성빔으로 중성화하지 않은 잔여 이온이 상기 피처리 기판에 도달하지 않도록 상기 기판 지지대에 전원을 공급하는 기판 전원 공급 장치가 제공된다.

公开(公告)号：KR1020110079221A

公开(公告)日：2011-07-07

申请号：KR1020090136215

申请日：2009-12-31

Applicant: 삼성전자주식회사

Inventor： 켄토카시키 ,  신철호 ,  김상국 ,  이도행 ,  이동석

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  H01L21/0273 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10855 ,  G03F7/427 ,  G03F7/70475 ,  H01L21/76802

Abstract: PURPOSE: A method for manufacturing method a semiconductor device is provided to make it easy controlling a width and a thickness of a resist pattern to a desired size, to enhance a surface roughness and a cross sectional profile shape of the resist pattern and to improve tolerance against a dry engraving process. CONSTITUTION: Resist patterns are formed by exposing and developing a resist film on a substrate. The resist patterns are trimmed and the cross sectional profile of the resist patterns are varied by using the first gas plasma(230). A width of the trimmed resist pattern is increased by using the second gas plasma and the resist pattern is formed.

Abstract translation: 目的：提供一种半导体器件的制造方法，以便容易地将抗蚀剂图案的宽度和厚度控制到期望的尺寸，以增强抗蚀剂图案的表面粗糙度和截面轮廓形状并提高耐受性 反对干雕刻过程。 构成：通过在基板上曝光和显影抗蚀剂膜形成抗蚀剂图案。 修剪抗蚀剂图案，并且通过使用第一气体等离子体（230）来改变抗蚀剂图案的横截面轮廓。 通过使用第二气体等离子体来增加修整的抗蚀剂图案的宽度，并形成抗蚀剂图案。

公开(公告)号：KR1020090052455A

公开(公告)日：2009-05-26

申请号：KR1020070118958

申请日：2007-11-21

Applicant: 삼성전자주식회사

Inventor： 허장은 ,  이도행 ,  이충만 ,  이영희 ,  임동현

IPC: H01L27/105 ,  H01L27/108

CPC classification number: H01L28/75 ,  H01L28/55 ,  H01L28/65

Abstract: 중성자 빔 개질 공정에 의해 하부 전극과 강유전체층 사이에서 이상층(dead layer) 발생을 억제시킬 수 있는 강유전체 캐패시터 및 이의 제조 방법에 있어서, 상기 강유전체 캐패시터는 기판 상에 형성된 하부 구조물을 포함한다. 하부 구조물과 전기적으로 연결되며, 중성자 빔으로 표면 처리되고, 제1 하부 전극막 패턴 및 제2 하부 전극막 패턴을 구비하는 하부 전극을 포함한다. 하부 전극 상에 강유전체층 패턴을 포함한다. 강유전체층 패턴 상에 제1 상부 전극막 패턴 및 제2 상부 전극막 패턴을 구비하는 상부 전극을 포함한다. 하부 전극을 중성자 빔으로 표면 개질하여 표면의 활성화 에너지를 높임으로써, 강유전체층 패턴과의 계면에서 불안정한 원자들로 인한 이상층 생성을 억제시킬 수 있으며, 산소 결핍(oxygen vacancy)층의 제거로 일부 영역에서 피닝(pinning)되는 결함을 줄일 수 있다.

公开(公告)号：KR1020090041159A

公开(公告)日：2009-04-28

申请号：KR1020070106729

申请日：2007-10-23

Applicant: 삼성전자주식회사

Inventor： 이도행 ,  이영희 ,  박성찬

IPC: H01L21/3065

CPC classification number: H01L21/31116

Abstract: A method for manufacturing a semiconductor device is provided to improve an etching speed and an etching selection ratio by supplying the etching gas for etching a photoresist pattern by giving a pulse with a predetermined period. An interlayer dielectric layer is formed on a semiconductor substrate. A mask pattern is formed on the interlayer dielectric layer. The interlayer dielectric layer is etched and patterned by using a mask pattern as an etching mask. In a patterning process, the amount of the etching gas supply for etching the interlayer dielectric layer is changed periodically. The etching gas includes the main etching gas and the auxiliary etching gas of the fluorocarbon group gas.

Abstract translation: 提供了一种用于制造半导体器件的方法，通过提供用于蚀刻光致抗蚀剂图案的蚀刻气体来提供预定周期的脉冲来提高蚀刻速度和蚀刻选择比。 在半导体衬底上形成层间绝缘层。 掩模图案形成在层间绝缘层上。 通过使用掩模图案作为蚀刻掩模来蚀刻和图案化层间电介质层。 在图案化处理中，蚀刻层间电介质层的蚀刻气体供给量的周期性地变化。 蚀刻气体包括主蚀刻气体和碳氟化合物气体的辅助蚀刻气体。

公开(公告)号：KR100868019B1

公开(公告)日：2008-11-10

申请号：KR1020070009476

申请日：2007-01-30

Applicant: 삼성전자주식회사

Inventor： 이도행 ,  황성욱 ,  신철호

IPC: H01L21/205

CPC classification number: H01J37/08 ,  H01J27/024 ,  H01J37/3053 ,  H01J2237/061 ,  H01J2237/24542

Abstract: 플라즈마 쉬쓰 제어기(plasma sheath controller)를 구비하는 이온 빔 장치(ion beam apparatus)를 제공한다. 이 장치는 플라즈마 챔버(plasma chamber)를 구비한다. 상기 플라즈마 챔버의 일단에 그리드 어셈블리(grid assembly)가 배치된다. 상기 그리드 어셈블리는 제 1 이온추출구들(first ion extraction apertures)을 구비한다. 상기 플라즈마 챔버 및 상기 그리드 어셈블리 사이에 상기 플라즈마 쉬쓰 제어기가 배치된다. 상기 플라즈마 쉬쓰 제어기는 상기 제 1 이온추출구들보다 작은 크기의 제 2 이온추출구들을 구비한다.

公开(公告)号：KR1020080091958A

公开(公告)日：2008-10-15

申请号：KR1020070035113

申请日：2007-04-10

Applicant: 삼성전자주식회사

Inventor： 황성욱 ,  강창진 ,  신철호 ,  이도행

IPC: H01L21/31

CPC classification number: H01L21/02359 ,  H01L21/02334 ,  H01L21/31127 ,  H01L21/76801 ,  H01L21/76834

Abstract: A semiconductor device having a low-k dielectric layer and a method for fabricating the same are provided to prevent oxygen atom from diffusing within the low-k dielectric layer. A semiconductor device having a low-k dielectric layer comprises a dense layer. The low-k dielectric layer is formed on a semiconductor substrate(100). The dense layer is formed on a surface of the low-k dielectric layer. The low-k dielectric layer has lateral walls and a top surface. The dense layer includes a first sense layer(104a) formed on the top surface and a second dense layer(104b) formed on the lateral wall.

Abstract translation: 提供具有低k电介质层的半导体器件及其制造方法，以防止氧原子在低k电介质层内扩散。 具有低k电介质层的半导体器件包括致密层。 低k电介质层形成在半导体衬底（100）上。 致密层形成在低k电介质层的表面上。 低k电介质层具有侧壁和顶表面。 致密层包括形成在顶表面上的第一感测层（104a）和形成在侧壁上的第二致密层（104b）。