公开(公告)号：KR102253595B1

公开(公告)日：2021-05-20

申请号：KR1020150001126

申请日：2015-01-06

Applicant: 삼성전자주식회사

Inventor： 오세훈 ,  박성율 ,  조진무 ,  최윤정 ,  박규희 ,  조윤정 ,  김윤수 ,  최재형

IPC: H01L49/02

Abstract: 반도체소자의제조방법은, 기판상에차례로적층된하부전극, 유전막, 및상부전극을포함하는캐패시터를형성하는것을포함한다. 상기상부전극을형성하는것은상기유전막상에제1 금속질화막을형성하는것, 및상기제1 금속질화막상에제2 금속질화막을형성하는것을포함한다. 상기제1 금속질화막은상기유전막과상기제2 금속질화막사이에개재되고, 상기제1 금속질화막은상기제2 금속질화막보다낮은온도에서형성된다.

公开(公告)号：KR102052664B1

公开(公告)日：2019-12-06

申请号：KR1020130028037

申请日：2013-03-15

Applicant: 삼성전자주식회사

Inventor： 김윤수 ,  강상열 ,  사토히로키 ,  시라토리츠바사 ,  야마다나오키 ,  유차영 ,  조윤정 ,  조진무 ,  최재형

IPC: C07F7/08 ,  C07F7/10 ,  C23C16/18

公开(公告)号：KR1020160084895A

公开(公告)日：2016-07-15

申请号：KR1020150001126

申请日：2015-01-06

Applicant: 삼성전자주식회사

Inventor： 오세훈 ,  박성율 ,  조진무 ,  최윤정 ,  박규희 ,  조윤정 ,  김윤수 ,  최재형

IPC: H01L27/108 ,  H01L21/02

CPC classification number: H01L28/65 ,  H01L21/322 ,  H01L28/75 ,  H01L27/10805 ,  H01L21/02172

Abstract: 반도체소자의제조방법은, 기판상에차례로적층된하부전극, 유전막, 및상부전극을포함하는캐패시터를형성하는것을포함한다. 상기상부전극을형성하는것은상기유전막상에제1 금속질화막을형성하는것, 및상기제1 금속질화막상에제2 금속질화막을형성하는것을포함한다. 상기제1 금속질화막은상기유전막과상기제2 금속질화막사이에개재되고, 상기제1 금속질화막은상기제2 금속질화막보다낮은온도에서형성된다.

Abstract translation: 一种制造半导体器件的方法包括形成包括依次层叠在基板上的下电极，电介质层和上电极的电容器。 形成上电极包括在电介质层上形成第一金属氮化物层，在第一金属氮化物层上形成第二金属氮化物层。 第一金属氮化物层介于电介质层和第二金属氮化物层之间。 在比第二金属氮化物层的温度低的温度下形成第一金属氮化物层。 因此，可以降低半导体器件的漏电流。

公开(公告)号：KR1020160032559A

公开(公告)日：2016-03-24

申请号：KR1020140122857

申请日：2014-09-16

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  김윤수 ,  박현 ,  이순근 ,  조은애 ,  조진무 ,  김성진 ,  남석우

IPC: H01L27/108

CPC classification number: H01L27/10814 ,  H01L28/75 ,  H01L28/91

Abstract: 반도체소자가제공된다. 상기반도체소자는하부금속층, 상기하부금속층상에형성되고, 제1 금속을포함하는유전막, 상기유전막상에형성되고, 제2 금속을포함하는희생공급층및 상기희생공급층상에형성되는상부금속층을포함하되, 상기제2 금속의전기음성도(electronegativity)는상기제1 금속의전기음성도보다크다.

Abstract translation: 提供半导体器件。 半导体器件包括：底部金属层; 形成在所述底部金属层上并且包括第一金属的介电膜; 牺牲供应层，其形成在所述电介质膜上，并且包括第二金属; 以及形成在牺牲供给层上的顶部金属层。 第二金属的电负性大于第一金属的电负性。

公开(公告)号：KR1020140113095A

公开(公告)日：2014-09-24

申请号：KR1020130028037

申请日：2013-03-15

Applicant: 삼성전자주식회사

Inventor： 김윤수 ,  강상열 ,  사토히로키 ,  시라토리츠바사 ,  야마다나오키 ,  유차영 ,  조윤정 ,  조진무 ,  최재형

IPC: C07F7/08 ,  C07F7/10 ,  C23C16/18

CPC classification number: H01L21/0217 ,  C23C16/34 ,  C23C16/401 ,  C23C16/45531 ,  C23C16/45553 ,  H01L21/02164 ,  H01L21/02189 ,  H01L21/02211 ,  H01L21/0228 ,  H01L28/40

Abstract: The present invention provides a trialkyl silane-based silicon precursor represented by chemical formula 1 below and a method for forming a thin film using the same. In chemical formula 1, each of R^1, R^2, and R^3 is hydrogen or alkyl having 1-5 carbon atoms and all of R^1, R^2, and R^3 are not hydrogen; X is hydrogen, a hydroxyl group, an amide group, an alkoxide group, a halide group, or Si(R′)_3; and R′ may be hydrogen or alkyl having 1-5 carbon atoms.

Abstract translation: 本发明提供由下述化学式1表示的三烷基硅烷系硅前驱体及使用其形成薄膜的方法。 在化学式1中，R 1，R 2和R 3中的每一个是氢或具有1-5个碳原子的烷基，R 1，R 2和R 3中的全部不是氢; X是氢，羟基，酰胺基，醇盐基，卤化物基团或Si（R'）3; 和R'可以是氢或具有1-5个碳原子的烷基。