비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
    1.
    发明授权
    비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 有权
    具有不对称边缘轮廓的半导体晶片及其形成方法

    公开(公告)号:KR100518582B1

    公开(公告)日:2005-10-04

    申请号:KR1020030038320

    申请日:2003-06-13

    Abstract: 반도체 소자 공정의 수율 증대를 가능케 하는 상하 비대칭적 에지 프로파일(EP)을 이용한 반도체 웨이퍼 및 그 제조방법에 관한 것이다. 이러한 에지 프로파일은 반도체 웨이퍼의 외주면 부근에 형성될 수 있는 잔여 막질의 부피를 감소시키도록 구성된다. 이러한 에지 프로파일은 또한 반도체 공정 단계 동안에 잔여 입자의 재부착을 억제할 수 있도록 구성된다. 이러한 단계는 카트리지에 담겨 세정 또는 린싱 용액 안에 잠기는 웨이퍼 또는 웨이퍼 배치를 가로질러 세정 또는 린싱 용액이 통과되는 단계를 포함할 수 있는 표면 세정 또는 린싱 단계를 포함할 수 있다.

    구리 데코레이션에 의한 기판 분석 장치
    2.
    发明授权
    구리 데코레이션에 의한 기판 분석 장치 失效
    使用铜装饰物质分析的装置

    公开(公告)号:KR100476693B1

    公开(公告)日:2005-03-17

    申请号:KR1020020078726

    申请日:2002-12-11

    CPC classification number: H01L22/24 G01N2033/0095

    Abstract: 다수매의 웨이퍼를 동시에 분석할 수 있는 구리 데코레이션에 의한 기판 분석 장치가 개시되어 있다. 전해액을 수용하기 위한 수용구들을 포함하는 배스, 상기 수용구들 내의 표면에 형성되고 분석용 기판을 상기 배스의 저면에 대해 수직 방향으로 삽입하도록 구성되는 슬롯들, 상기 수용구들 내에 구비되고, 상기 수용구들 내에 삽입되는 기판 이면 전체와 접촉하도록 위치하는 하부 구리 플레이트들, 상기 수용구들 내에 구비되고, 상기 삽입되는 기판 전면과 이격되면서 상기 기판과 서로 대응하도록 위치하는 상부 구리 플레이트들 및 상기 하부 및 상부 구리 플레이트들에 각각 연결되어 상기 하부 및 상부 구리 플레이트들에 전원을 공급하는 전원 공급부를 구비하는 구리 데코레이션에 의한 기판 분석 장치를 제공한다.

    비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
    3.
    发明公开
    비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 有权
    具有非对称边缘剖面的半导体波形及其制造方法

    公开(公告)号:KR1020040019871A

    公开(公告)日:2004-03-06

    申请号:KR1020030038320

    申请日:2003-06-13

    Abstract: PURPOSE: A semiconductor wafer having an asymmetrical edge profile and a manufacturing method thereof are provided to be capable of reducing the influence of process failure generated due to the residues of a wafer edge. CONSTITUTION: A semiconductor wafer has an asymmetrical edge profile between an inner edge profile(EPin) and an outer edge profile(EPout). At this time, the semiconductor wafer has several equations of 'A1 =R(1 -cosΦ1)', 'A2 =R(1 -sinα) +(t -RsinΦ1 -Rcosα)cotα', 'B1 =RsinΦ1', and 'B2 =t -RsinΦ1'. At the time, the 't' means the thickness of the semiconductor wafer, the 'Φ1' means an angle of 30-85 degrees, the 'R' means the radius of arc for defining the inner edge profile at the cross point with the upper surface of the semiconductor wafer, and the 'α' means an acute angle between the tangent line of the arc at the predetermined point of the outer edge profile and the back side of the semiconductor wafer.

    Abstract translation: 目的:提供具有不对称边缘轮廓的半导体晶片及其制造方法,以能够减少由于晶片边缘的残留而产生的处理故障的影响。 构成:半导体晶片在内边缘轮廓(EPin)和外缘轮廓(EPout)之间具有不对称的边缘轮廓。 此时,半导体晶片具有“A1 = R(1-cosΦ1)”,“A2 = R(1-sinα)+(t-sinΦ1-Rosos))cotα','B1 =RsinΦ1' B2 = t-RsinΦ1'。 此时,“t”表示半导体晶片的厚度,“Φ1”表示30-85度的角度,“R”表示用于在交叉点定义内边缘轮廓的圆弧半径 半导体晶片的上表面,“α”表示在外缘轮廓的预定点处和半导体晶片的背面之间的弧线切线之间的锐角。

    수동 튀져
    4.
    发明公开
    수동 튀져 无效
    手动TWEEZER

    公开(公告)号:KR1020030059640A

    公开(公告)日:2003-07-10

    申请号:KR1020020000238

    申请日:2002-01-03

    Abstract: PURPOSE: A manual tweezer is provided to be capable of stably holding a wafer though the diameter of the wafer is large by supporting the wafer at three contact points. CONSTITUTION: A manual tweezer(30) is capable of supporting a wafer(10) at three contact points of the peripheral portion of the wafer. Preferably, the body structure of the manual tweezer is entirely shaped into an alphabet 'Y'. At this time, the body structure of the manual tweezer is divided into a trunk part(32) and a pair of branch parts(35). Preferably, a plurality of grips(34,36) are installed at the center point of the trunk part and at each end point of the branch parts for stably holding the wafer. Preferably, the each grip installed at the branch parts is fixed and the grip installed at the trunk part is capable of being controlled. Preferably, the manual tweezer is made of Teflon except the handle part(33).

    Abstract translation: 目的:提供手动镊子,通过在三个接触点处支撑晶片,通过晶片的直径大,能够稳定地保持晶片。 构成:手动镊子(30)能够在晶片的周边部分的三个接触点处支撑晶片(10)。 优选地,手动镊子的身体结构完全成形为字母“Y”。 此时,手动镊子的身体结构被分成躯干部分(32)和一对分支部分(35)。 优选地,多个夹具(34,36)安装在主体部分的中心点处并且在分支部件的每个端部处,以稳定地保持晶片。 优选地,安装在分支部分处的每个把手是固定的,并且能够控制安装在躯干部分的把手。 优选地,除了手柄部分(33)之外,手动镊子由特氟隆制成。

    파티클 카운터 및 원자간력 현미경 측정을 결합한 기판표면의 마이크로러프니스 측정 방법 및 장치
    5.
    发明授权
    파티클 카운터 및 원자간력 현미경 측정을 결합한 기판표면의 마이크로러프니스 측정 방법 및 장치 有权
    파티클카운터및원자간력현미경측정을결합한기판표면의마이드로러프니스측정방법및장

    公开(公告)号:KR100382721B1

    公开(公告)日:2003-05-09

    申请号:KR1020000061549

    申请日:2000-10-19

    CPC classification number: G01Q60/24 G01B7/34 G01Q30/02 H01L22/12 Y10S977/852

    Abstract: 기판 표면을 측정하는 방법 및 장치에 관하여 개시한다. 기판 표면의 일부를 파티클 카운터를 사용하여 측정하여 기판 표면상의 복수의 포인트들에 대응하는 제1 측정치를 제공한다. 복수의 포인트들중 하나를 포함하는 기판 표면의 선택된 영역을 AFM을 사용하여 측정하여 선택된 영역의 마이크로러프니스 측정치를 제공한다. 선택된 영역은 파티클 카운터를 사용하여 측정된 기판 표면 부분의 로칼 영역이다. 기판 표면의 측정치로서 제1 측정치 및 마이크로러프니스 측정치를 제공한다. 파티클 카운터를 사용하여 측정되는 부분은 예를 들면 실질적으로 기판 표면 전체로 될 수 있다.

    Abstract translation: 本发明的实施例提供了用于测量晶片表面的方法。 使用颗粒计数器测量晶片表面的一部分以提供对应于晶片表面上的多个点的第一测量。 使用原子力显微镜(AFM)测量包括多个点中的一个的晶片表面的选定区域,以提供所选区域的微粗糙度测量。 所选区域是使用粒子计数器测量的晶片表面部分的局部区域。 提供第一次测量和微粗糙度测量作为晶圆表面的测量。 例如,使用颗粒计数器测量的部分可以基本上是整个晶片表面。

    반도체용웨이퍼의일렉트론왁스제거를위한왁스세정조성물및이를이용한일렉트론왁스제거방법
    6.
    发明授权
    반도체용웨이퍼의일렉트론왁스제거를위한왁스세정조성물및이를이용한일렉트론왁스제거방법 失效
    用于去除半导体滤波器的电子波形的清洗材料的组合物和除去电子WAX的方法

    公开(公告)号:KR100253083B1

    公开(公告)日:2000-04-15

    申请号:KR1019970008893

    申请日:1997-03-15

    CPC classification number: C11D7/20 C11D7/06 C11D11/0047

    Abstract: PURPOSE: A wax cleaning composition and an electron wax using the same are provided to remove electron wax after polishing. CONSTITUTION: A wax cleaning composition comprises ammonium hydroxide of 2 - 6 weight%, hydrogen peroxide of 10 - 22 weight% and deionized water as a small quantity. A method for removing electron wax using the wax cleaning composition injects a sample on which wax remains on the surface into the wax cleaning composition, heats the wax cleaning composition at the temperature of 70 - 110 Celsius for 1 - 20 minutes, and cleans it with deionized water.

    Abstract translation: 目的:提供蜡清洁组合物和使用其的电子蜡以在抛光后除去电子蜡。 构成:蜡清洁组合物包含2-6重量%的氢氧化铵,10-22重量%的过氧化氢和少量的去离子水。 使用蜡清洁组合物去除电子蜡的方法将表面上留有蜡的样品注入蜡清洁组合物中,将蜡清洁组合物在70-110℃的温度下加热1至20分钟,并用 去离子水。

    반도체장치 제조용 파티클측정설비의 기준값설정방법
    7.
    发明公开
    반도체장치 제조용 파티클측정설비의 기준값설정방법 无效
    用于制造半导体器件的颗粒测量装置的参考值的设置方法

    公开(公告)号:KR1020000018613A

    公开(公告)日:2000-04-06

    申请号:KR1019980036276

    申请日:1998-09-03

    Abstract: PURPOSE: A method for setting a reference value of a particle measuring device for a semiconductor device easily sets a reference value of many particle measuring devices mounted in a semiconductor device manufacturing line. CONSTITUTION: A method for setting a reference value of a particle measuring device, in a particle size setting step, compares a reference value being a size of a standard particle on a specific wafer having many standard particles of different size with a comparison value that the comparison measuring device measures a size of the standard particle size on the wafer, and sets the reference value in the comparison particle measuring device. Each reference value is measured by the reference particle measuring device, and is the number of real particles and the number of COP(crystal originated particle)s presented in another wafer. Each result value is measured by the comparison particle measuring device, and is the number of real particles and the number of COPs presented in the wafer. According to the comparison result, the reference value is set as the comparison particle measuring device. Thereby, a measuring data reliability is enhanced.

    Abstract translation: 目的:设置用于半导体器件的粒子测量装置的参考值的方法容易地设置安装在半导体器件制造线中的许多粒子测量装置的参考值。 构成:在粒度设定步骤中,设定粒子测定装置的基准值的方法,将具有不同尺寸的多个标准粒子的特定晶片上的标准粒子的尺寸的基准值与比较值进行比较, 比较测量装置测量晶片上的标准粒径的大小,并在比较粒子测量装置中设置参考值。 每个参考值由参考颗粒测量装置测量,并且是实际颗粒的数量和在另一个晶片中呈现的COP(晶体起始颗粒)的数量。 每个结果值由比较粒子测量装置测量,并且是实际颗粒的数量和呈现在晶片中的COP的数量。 根据比较结果,将参考值设置为比较粒子测量装置。 从而提高了测量数据的可靠性。

    반도체 파티클 카운터를 이용한 파티클수 측정방법
    8.
    发明公开
    반도체 파티클 카운터를 이용한 파티클수 측정방법 无效
    如何用半导体粒子计数器测量粒子数

    公开(公告)号:KR1019980055049A

    公开(公告)日:1998-09-25

    申请号:KR1019960074255

    申请日:1996-12-27

    Abstract: 본 발명은 특정 반도체소자 제조공정이 진행된 웨이퍼 상에 형성된 파티클의 수를 용이하게 카운트할 수 있는 반도체 파티클 카운터를 이용한 파티클수 측정방법에 관한 것이다.
    본 발명은, 파티클 카운터를 이용하여 웨이퍼 상에 형성된 파티클의 수를 카운트하는 반도체 파티클 카운터를 이용한 파티클수 측정방법에 있어서, 복수의 구간별로 나누어진 파티클의 크기 영역별로 파티클의 수를 측정하는 제 1 단계, 상기 파티클의 크기 영역과 상이한 또다른 복수의 구간별로 나누어진 파티클의 크기 영역별로 파티클의 수를 측정하는 제 2 단계, 상기 제 1 단계에서 측정된 파티클의 수에서 제 2 단계에서 측정된 파티클의 수를 감하는 제 3 단계를 포함하여 이루어진다.
    따라서, 개개의 COP 크기의 범위를 주어서 크기별 갯수 분포를 구할 수 있는 효과가 있다.

    구리 데코레이션에 의한 기판 분석 장치
    9.
    发明公开
    구리 데코레이션에 의한 기판 분석 장치 失效
    使用铜装饰的基板分析装置

    公开(公告)号:KR1020040050932A

    公开(公告)日:2004-06-18

    申请号:KR1020020078726

    申请日:2002-12-11

    CPC classification number: H01L22/24 G01N2033/0095

    Abstract: PURPOSE: A substrate analyzing apparatus using a copper decoration is provided to be capable of analyzing a plurality of wafers at a time. CONSTITUTION: A substrate analyzing apparatus using a copper decoration is provided with a bath(106) having at least two storing ports(104) for storing electrolyte, a plurality of slots formed on the surfaces of the storing ports for being vertically inserted with a substrate, and a plurality of lower copper plates(110) installed in the storing ports for contacting the entire backside of the substrate. The substrate analyzing apparatus further includes a plurality of upper copper plates(112) installed in the storing ports for being spaced apart from the front side of the substrate, and a power supply part connected with the lower and upper copper plates.

    Abstract translation: 目的:提供一种使用铜装饰的基板分析装置,以能够一次分析多个晶片。 构成:使用铜装饰的基板分析装置设置有具有至少两个用于存储电解质的存储口(104)的槽(106),形成在存储口的表面上的多个槽,用于垂直地插入基板 以及安装在所述存储口中用于接触所述基板整个背面的多个下铜板(110)。 基板分析装置还包括安装在与基板的前侧隔开的存储口中的多个上铜板(112),以及与下铜板和上铜板连接的电源部。

    기판의 연마 장치
    10.
    发明公开
    기판의 연마 장치 无效
    抛光底片的装置

    公开(公告)号:KR1020040028389A

    公开(公告)日:2004-04-03

    申请号:KR1020020059559

    申请日:2002-09-30

    Abstract: PURPOSE: An apparatus for polishing a substrate is provided to reduce the time for polishing process and enhance the productivity by polishing simultaneously two or more substrates. CONSTITUTION: An apparatus for polishing a substrate includes a gripping unit(22) and a polishing unit(24). The gripping unit(22) is used for gripping two or more substrates(20) perpendicularly to a horizontal plane. The polishing unit(24) is close to each side of the substrates(20) in order to polish simultaneously the sides of the substrates(20). The gripping unit(22) includes a contact part(22a) and a vacuum supply part(22b). The contact part(22a) is close to the substrates. The vacuum supply part(22b) provides a state of vacuum to the contact part(22a).

    Abstract translation: 目的:提供一种用于抛光基板的设备,以减少抛光过程的时间并且通过同时抛光两个或更多个基板来提高生产率。 构成:用于抛光衬底的装置包括夹持单元(22)和抛光单元(24)。 夹持单元(22)用于夹紧垂直于水平面的两个或多个基底(20)。 抛光单元(24)靠近基板(20)的每一侧,以便同时抛光基板(20)的侧面。 夹持单元(22)包括接触部分(22a)和真空供应部分(22b)。 接触部分(22a)靠近基板。 真空供给部(22b)向接触部(22a)提供真空状态。

Patent Agency Ranking