-
公开(公告)号：KR102229942B1
公开(公告)日：2021-03-22
申请号：KR1020140086188A
申请日：2014-07-09
Applicant: 삼성전자주식회사
CPC classification number: G11C11/4096 , G11C11/4093 , G11C7/1084 , G11C2207/105
Abstract: 멀티 채널 반도체 장치가 개시된다. 그러한 멀티 채널 반도체 장치는 제1 칩으로서 기능하기 위해 제1 채널을 가지는 제1 다이와 제2 칩으로서 기능하기 위해 상기 제1 채널과는 독립적인 제2 채널을 가지며, 저장 용량 및 사이즈가 상기 제1 다이와 동일한 제2 다이를 구비한다. 상기 제1 다이와 상기 제2 다이 간에는 서로 상대되는 칩들로 상기 제1,2 다이들의 내부 동작을 제어하기 위한 정보를 전달하기 위한 내부 인터페이스가 동일 패키지 내에서 배치된다. 본 발명에 따르면 내부 인터페이스를 통해 카운터파트 다이로 정보가 전달된다. 따라서, 제조 수율이 개선된다.
-
公开(公告)号：KR102238717B1
公开(公告)日：2021-04-09
申请号：KR1020140145663A
申请日：2014-10-27
Applicant: 삼성전자주식회사
Inventor： 최정환
Abstract: 메모리 시스템은 메모리 컨트롤러, 제1 메모리 모듈 및 제2 내지 제k 메모리 모듈들(k는 3 이상의 자연수)을 포함할 수 있다. 상기 제1 메모리 모듈은 제1 메모리 버스를 통하여 상기 메모리 컨트롤러와 직접적으로 포인트-투-포인트 방식으로 연결되며 제1 데이터를 상기 메모리 컨트롤러와 교환할 수 있다. 상기 제2 내지 제k 메모리 모듈들은 제2 메모리 버스를 통하여 상기 제1 메모리 모듈과 멀티-드롭 방식으로 연결되며, 제2 데이터를 상기 제1 메모리 모듈을 통하여 상기 메모리 컨트롤러와 교환할 수 있다.
-
3.发明专利
公开(公告)号：KR102237739B1
公开(公告)日：2021-04-08
申请号：KR1020190011863A
申请日：2019-01-30
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/10841 , H01L27/10808
Abstract: 삼차원 수직 셀 구조를 갖는 디램은 메모리 셀들을 단위공정을 반복하여 수직으로 적층한 삼차원 구조를 갖는다. 메모리 셀들은 N개의(N은 2 이상의 자연수) 층으로서 수직 구현이 가능하다. 삼차원 디램은 각 층별로 커다란 환형의 커패시터가 상응하는 트랜지스터를 둘러싸거나 각 층별로 많은 수의 작은 커패시터들이 상응하는 트랜지스터의 주위에 환형으로 배치됨으로써 디램의 삼차원 수직 구조를 효율적으로 구현할 수 있다.
-
公开(公告)号：WO2012047011A1
公开(公告)日：2012-04-12
申请号：PCT/KR2011/007359
申请日：2011-10-05
IPC: H01L23/12 , H01L23/48 , H01L23/485
CPC classification number: H05K1/0216 , H01L23/3677 , H01L23/49822 , H01L23/5385 , H01L23/66 , H01L24/16 , H01L24/48 , H01L24/73 , H01L25/0655 , H01L2223/6627 , H01L2223/6677 , H01L2224/16225 , H01L2224/16227 , H01L2224/16235 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/14 , H01L2924/1421 , H01L2924/15153 , H01L2924/15156 , H01L2924/15174 , H01L2924/15192 , H01L2924/15313 , H01L2924/15323 , H01L2924/15333 , H01L2924/30107 , H05K1/0204 , H05K1/181 , H01L2924/00012 , H01L2924/00 , H01L2224/0401 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명은 단일 칩 패키지에 관한 것으로 랜드 그리드 어레이(LGA:Land Grid Arrary) 접합을 이용한 단일 칩 패키지를 위한 장치에 있어서, 적어도 하나 이상의 기판의 층(layer)을 가지고, 최 하위 기판의 층에 적어도 하나의 제 1 칩 영역 및 적어도 하나의 제 2 칩 영역을 구비하고, 상기 제 1 칩 영역에 접합된 적어도 하나의 집적회로 칩으로부터의 신호를 coaxial 형태 또는 CPW(Co-Planar Waveguide guide) 형태로 수직구조의 전송선로 트랜지션을 구성하고, 상기 최 하위 층에 PCB(Printed Circuit Board)와 연결하기 위한 LGA 접합 패드를 구비하는 다층 회로 기판과, 상기 제 1 칩 영역 및 상기 2칩 영역에 접합되는 적어도 하나의 집적회로 칩과, 상기 LGA 접합 패드를 통해 상기 다층 회로 기판과 LGA 접합으로 연결되는 상기 PCB를 포함하는 것을 특징으로 한다.
Abstract translation: 本发明涉及信号芯片封装。 一种使用平面栅格阵列（LGA）接合的单芯片封装的装置包括：多层基板，其中至少设有一个或多个基板层，并且至少一个第一芯片区域和至少一个第二芯片区域被限定 在最下层基板层上，构成传输线路转换的多层基板具有垂直结构，用于发送从至少一个集成电路（IC）芯片输出的信号，该集成电路芯片以同轴形状或共面波导连接到第一芯片区域 引导件（CPW）形状，并且包括连接到最下层上的印刷电路板（PCB）的LGA接头焊盘; 连接到所述第一芯片区域和所述第二芯片区域的至少一个IC芯片; 并且PCB LGA通过LGA接头垫连接并连接到多电路板。
-
公开(公告)号：KR1020090036030A
公开(公告)日：2009-04-13
申请号：KR1020070101118
申请日：2007-10-08
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: H01P3/08
CPC classification number: H01P11/001 , H01P3/003 , H01P3/081 , Y10T29/49016
Abstract: A multi-metal waveguide and manufacturing method thereof is provided to minimize loss by increasing a current distribution area through insertion of an insulating layer between metal layers. A plurality of metal layers is laminated on a substrate while a power transmission line which is composed of a plurality of metal including a signal line(200). The signal line comprises a first signal part(210) and a second signal part(220). The first signal part is formed in at least one of metal layers and is formed with separated with a ground line. The second signal part has the width wider than that of the first signal part while being separated with the ground line by a different height. The transmission line of the multi-metal includes a metal connection unit(300).
Abstract translation: 提供多金属波导及其制造方法，以通过在金属层之间插入绝缘层来增加电流分布面积来最小化损耗。 多个金属层层叠在基板上，而由包括信号线（200）的多个金属构成的输电线路。 信号线包括第一信号部分（210）和第二信号部分（220）。 第一信号部分形成在金属层中的至少一个中，并且被形成为用接地线分开。 第二信号部分的宽度比第一信号部分的宽度宽，同时用接地线分开不同的高度。 多金属的传输线包括金属连接单元（300）。
-
Patent Agency Ranking
公开(公告)号：KR101425796B1
公开(公告)日：2014-08-04
申请号：KR1020070101118
申请日：2007-10-08
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: H01P3/08
CPC classification number: H01P11/001 , H01P3/003 , H01P3/081 , Y10T29/49016
Abstract: 본 발명은 다층 금속 구조체의 전송선로 및 이의 형성 방법에 관한 것으로, 기판상에 다수의 금속층을 적층하되, 각 금속층간에 절연층이 삽입되는 다층 금속 구조체의 전송선로에 있어서, 신호선과 접지선 사이의 전류 분포를 넓은 면적에 분산하여 도전체 손실을 최소화할 수 있도록 한 것이다.
다층 금속 구조, 전송선로, 신호선, 접지선, 손실-
公开(公告)号：KR1020040031277A
公开(公告)日：2004-04-13
申请号：KR1020020060660
申请日：2002-10-04
Applicant: 재단법인서울대학교산학협력재단
IPC: C12N15/63
CPC classification number: C12N15/85 , C12Q1/34 , G01N33/5058 , G01N33/6812 , G01N2333/938
Abstract: PURPOSE: An aplysia two-hybrid system is provided, thereby verifying correlation between transcription factors during memory process, so that it can be useful for the examination of mind disease causing factors and screening of drugs relating to correlation between proteins. CONSTITUTION: An aplysia two-hybrid system comprises (a) a reporter vector 4xGal4-LacZ containing Gal4 binding domain and LacZ gene; (b) pNEX-Gal4DB-bait vector containing Gal4 DNA binding domain-bait polynucleotide in pNEX vector; and (c) pNEXδ-Gal4AD prey vector containing Gal4 transcription activation domain in pNEXδ vector, wherein the bait and prey polynucleotides encode transcription factors during memory process; the bait and prey polynucleotide is selected from ApCREB1a, ApCREB2 and ApC/EBP. A method for examining correlation between proteins comprises micro-injecting the aplysia two-hybrid system into an aplysia nerve cell, and analyzing beta-galactosidase from the aplysia nerve cell through X-gal dyeing.
Abstract translation: 目的：提供aplysia双杂交系统，从而验证记忆过程中转录因子之间的相关性，从而可用于检查心脑疾病引起因素和筛选与蛋白质之间的相关性相关的药物。 构成：aplysia双杂交体系包含（a）含有Gal4结合结构域和LacZ基因的报道载体4xGal4-LacZ; （b）pNEX载体中含有Gal4 DNA结合域诱饵多核苷酸的pNEX-Gal4DB-诱饵载体; 和（c）pNEXδ载体中含有Gal4转录激活结构域的pNEXδ-Gal4AD猎物载体，其中诱饵和猎物多核苷酸在记忆过程中编码转录因子; 诱饵和猎物多核苷酸选自ApCREB1a，ApCREB2和ApC / EBP。 一种检测蛋白质相关性的方法包括将aplysia双杂交系统微注射到神经细胞，并通过X-gal染色分析来自神经细胞膜神经细胞的β-半乳糖苷酶。
-
公开(公告)号：KR100471605B1
公开(公告)日：2005-03-10
申请号：KR1020020060660
申请日：2002-10-04
Applicant: 재단법인서울대학교산학협력재단
IPC: C12N15/63
Abstract: 본 발명은 군소 투-하이브리드 시스템에 관한 것이다. 특히 본 발명은 기억과정에서 전사인자들간의 상호작용을 확인할 수 있으며, 단백질간의 상호작용에 관여하는 약물을 스크리닝하는 용도로 활용할 수 있는 4xGal4-LacZ 벡터, pNEX-Gal4DB-베이트(bait) 벡터 및 pNEXδGal4AD-프레이(prey) 벡터를 포함하는 군소 투-하이브리드 시스템을 제공한다.
-
公开(公告)号：KR101299238B1
公开(公告)日：2013-08-22
申请号：KR1020080036848
申请日：2008-04-21
Applicant: 한화테크윈 주식회사 , 재단법인서울대학교산학협력재단
Abstract: 본 발명은, 사람 또는 차 등 구체적인 사물에 대한 대표 모델을 설정하고, 입력 영상에서 탐지된 물체를 대표 모델과 비교하여 물체를 효율적으로 식별할 수 있는 감시 물체 식별 방법 및 그 감시 시스템에 관한 것이다. 본 발명은, (a) 입력 영상을 입력받는 단계; (b) 상기 입력 영상에서 움직이는 물체를 감시 대상으로 탐지하고, 상기 입력 영상에서 상기 감시 대상의 영역에 대한 검출 영상을 검출하는 단계; 및 (c) 상기 검출 영상을 힐버트 공간의 힐버트 영상으로 변환하고, 상기 힐버트 영상을 적어도 하나 이상의 대표 영상들과 비교하여 가장 유사한 대표 영상의 물체를 식별 물체로 선정하는 단계를 구비하는 감시 물체 식별 방법을 제공한다.
-
公开(公告)号：KR1020090111207A
公开(公告)日：2009-10-26
申请号：KR1020080036848
申请日：2008-04-21
Applicant: 한화테크윈 주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: H04N7/18 , G06F17/14 , G06K9/00771
Abstract: PURPOSE: A monitor distinguishing method and a monitoring system for detecting an object are provided to improve the performance of the monitoring system due to the quick search of the object. CONSTITUTION: A monitoring system for detecting an object is as follows. An input image about the monitoring region is input(S110). The detection image about the monitoring target area is detected the mobile object is detected with the monitoring object(S120). The detection image is converted to the Hilbert image(S130). The identification object is selected as an object of the target image.
Abstract translation: 目的：提供用于检测物体的监视器识别方法和监视系统，以便通过快速搜索对象来提高监视系统的性能。 构成：用于检测物体的监视系统如下。 输入关于监视区域的输入图像（S110）。 检测到关于监视对象区域的检测图像，利用监视对象检测移动体（S120）。 检测图像被转换为希尔伯特图像（S130）。 选择识别对象作为目标图像的对象。
-
-
-
-
-
-
-
-
-
Search Results
194
records
(took 0.024 seconds)
