公开(公告)号：KR1020160121942A

公开(公告)日：2016-10-21

申请号：KR1020150051835

申请日：2015-04-13

Applicant: 충남대학교산학협력단

Inventor： 정광석 ,  이가원 ,  엄기윤

IPC: H01L29/786 ,  H01L21/314 ,  H01L27/32

Abstract: 본발명의박막트랜지스터제조방법은기판의상면에게이트절연층을형성하는절연층형성단계, 상기게이트절연층의상면에열 원자증착(Atomic Layer Deposition, ALD) 방법을이용하여, 증착온도를연속적으로변화시키며액티브층을증착하는액티브층증착단계, 상기게이트절연층의하면에게이트전극을형성하는제 1 전극형성단계및 상기액티브층의상면에, 티타늄(Ti)을포함하는금속을증착하여소스전극및 드레인전극을상기액티브층과일부중첩되도록형성하는제 2 전극형성단계를포함하여마련된다. 상기의본 발명의박막트랜지스터제조방법에의해제조된박막트랜지스터는액티브층및 게이트절연층의결함밀도를줄일수 있으며, 높은전압의게이트바이어스에서도, 본발명의액티브층은 Vth의변동폭이낮으므로, 전기적안정성이종래의일반적인박막트랜지스터에비해개선되었다.

Abstract translation: 根据本发明的制造薄膜晶体管的方法包括：在衬底的顶表面上形成绝缘层;通过使用原子层沉积（ALD）在栅绝缘层的顶表面上形成绝缘层， 在栅绝缘层上形成栅电极，并在有源层上沉积包括钛（Ti）的金属以在有源层上形成源电极和漏电极， 以及第二电极形成步骤，形成漏电极以部分地与有源层重叠。 通过的本发明制造的薄膜晶体管的薄膜晶体管的制造方法可以降低在有源层和栅极绝缘层中的缺陷密度，在高电压的栅极偏置，本发明的活性层，因为Vth变化的，是低的， 与常规薄膜晶体管相比，电稳定性得到改善。

公开(公告)号：KR101525419B1

公开(公告)日：2015-06-09

申请号：KR1020140023252

申请日：2014-02-27

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  이호령 ,  정광석 ,  오성근 ,  이맹

IPC: H01L21/336 ,  H01L21/31

CPC classification number: H01L21/02145 ,  H01L21/28158 ,  H01L29/517

Abstract: 음의고정산화막전하밀도제어를위한다층산화막이제공된다. 다층산화막은제1 알루미늄산화막및 제2 알루미늄산화막그리고이들사이에삽입된실리콘산화막을포함한다.

Abstract translation: 提供了用于控制负固定氧化物电荷密度的多氧化物层。 多氧化物层包括：第一氧化铝膜，第二氧化铝膜和插入其间的氧化硅膜。 本发明在半导体基板上形成第一氧化铝膜的特征，在第一氧化铝膜上形成氧化硅膜，形成在氧化硅膜上的第二氧化铝膜。

公开(公告)号：KR101426646B1

公开(公告)日：2014-08-06

申请号：KR1020130021646

申请日：2013-02-28

Applicant: 충남대학교산학협력단

Inventor： 이가원 ,  이상율 ,  정광석 ,  김유미 ,  남동현

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/66742 ,  H01L21/324 ,  H01L29/7869

Abstract: The present invention relates to a manufacturing method of a thin film transistor and, more specifically, to a manufacturing method of a thin film transistor using a self-aligned channel forming method, an in-plane gate forming method, a body metal contact forming technique, and an interlayer forming technique controlling a semiconductor/metal junction.

Abstract translation: 本发明涉及薄膜晶体管的制造方法，更具体地说，涉及使用自对准沟道形成方法的薄膜晶体管的制造方法，面内栅极形成方法，体金属接触形成技术 以及控制半导体/金属结的中间层形成技术。

公开(公告)号：KR101318241B1

公开(公告)日：2013-10-15

申请号：KR1020130044457

申请日：2013-04-22

Applicant: 충남대학교산학협력단

Inventor： 정광석 ,  이희덕 ,  이가원

IPC: H01L31/04 ,  H01L31/0216 ,  H01L31/18

CPC classification number: Y02E10/50 ,  H01L31/04 ,  H01L31/0216 ,  H01L31/18

Abstract: PURPOSE: A method for fabricating an aluminum oxide film for passivation of a single C-Si solar cell capable of controlling a negative fixed charge density is provided to improve the conversion efficiency of a solar cell by depositing a zinc oxide film on an interlayer. CONSTITUTION: A lower aluminum oxide film (2) is deposited on a silicon substrate (1). A zinc oxide film (3) is deposited on an interlayer. The thickness of the zinc oxide film is controlled by the nanometer. The zinc oxide film is used as the interlayer between the upper and the lower aluminum oxide film. The zinc oxide film is formed on the upper surface of the lower aluminum oxide film. [Reference numerals] (1) Silicon substrate; (2) Lower aluminum oxide thin film (BL); (3) Zinc oxide thin film (ML); (4) Upper aluminum oxide thin film (TL)

Abstract translation: 目的：提供一种用于制造能够控制负固定电荷密度的单个C-Si太阳能电池钝化的氧化铝膜的方法，以通过在中间层上沉积氧化锌膜来提高太阳能电池的转换效率。 构成：在硅衬底（1）上沉积较低的氧化铝膜（2）。 氧化锌膜（3）沉积在中间层上。 氧化锌膜的厚度由纳米控制。 氧化锌膜用作上下氧化铝膜之间的中间层。 氧化锌膜形成在下部氧化铝膜的上表面上。 （附图标记）（1）硅基板; （2）下部氧化铝薄膜（BL）; （3）氧化锌薄膜（ML）; （4）上氧化铝薄膜（TL）

公开(公告)号：KR101678776B1

公开(公告)日：2016-11-22

申请号：KR1020150051835

申请日：2015-04-13

Applicant: 충남대학교산학협력단

Inventor： 정광석 ,  이가원 ,  엄기윤

IPC: H01L29/786 ,  H01L21/314 ,  H01L27/32

Abstract: 본발명의박막트랜지스터제조방법은기판의상면에게이트절연층을형성하는절연층형성단계, 상기게이트절연층의상면에열 원자증착(Atomic Layer Deposition, ALD) 방법을이용하여, 증착온도를연속적으로변화시키며액티브층을증착하는액티브층증착단계, 상기게이트절연층의하면에게이트전극을형성하는제 1 전극형성단계및 상기액티브층의상면에, 티타늄(Ti)을포함하는금속을증착하여소스전극및 드레인전극을상기액티브층과일부중첩되도록형성하는제 2 전극형성단계를포함하여마련된다. 상기의본 발명의박막트랜지스터제조방법에의해제조된박막트랜지스터는액티브층및 게이트절연층의결함밀도를줄일수 있으며, 높은전압의게이트바이어스에서도, 본발명의액티브층은 Vth의변동폭이낮으므로, 전기적안정성이종래의일반적인박막트랜지스터에비해개선되었다.