公开(公告)号：DE102020201481A8

公开(公告)日：2020-10-22

申请号：DE102020201481

申请日：2020-02-06

Applicant: GLOBALFOUNDRIES INC

Inventor： MULFINGER GEORGE R ,  YU HONG ,  GU MAN ,  PENG JIANWEI ,  AQUILINO MICHAEL

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/49

公开(公告)号：DE102020201481A1

公开(公告)日：2020-09-10

申请号：DE102020201481

申请日：2020-02-06

Applicant: GLOBALFOUNDRIES INC

Inventor： MULFINGER GEORGE R ,  YU HONG ,  GU MAN ,  PENG JIANWEI ,  AQUILINO MICHAEL

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/49

Abstract: Strukturen für einen Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors. Eine Gate-Struktur des Feldeffekttransistors wird über einem aktiven Bereich angeordnet, der aus einem Halbleitermaterial gebildet ist. Neben der Gate-Struktur ist ein erster Seitenwandabstandshalter angeordnet. Ein zweiter Seitenwandabstandshalter umfasst einen Abschnitt, der zwischen dem ersten Seitenwandabstandshalter und dem aktiven Gebiet angeordnet ist. Der erste Seitenwandabstandshalter ist aus einem dielektrischen Low-k-Material gebildet.

公开(公告)号：DE102019208420A1

公开(公告)日：2020-01-16

申请号：DE102019208420

申请日：2019-06-11

Applicant: GLOBALFOUNDRIES INC

Inventor： PENG JIANWEI ,  LIM SANG WOO ,  STOKER MATTHEW WAHLQUIST ,  LIU HUANG ,  LIU JINPING

IPC: H01L21/336 ,  H01L21/8238

Abstract: Es werden ein Verfahren zum Bilden einer Logik- oder Speicherzelle mit einer Epi-RSD-Breite von mehr als 1,3 × Finnenabstand und die resultierende Vorrichtung bereitgestellt. Ausführungsformen umfassen eine Vorrichtung, die einen RSD-Bereich umfasst, der auf jeder von einer Vielzahl von Finnen über einem Substrat ausgebildet ist, wobei das RSD eine Breite, die größer ist als 1,3 × Finnenabstand, ein auf dem RSD ausgebildetes TS und eine über dem TS ausgebildete ILD aufweist.

公开(公告)号：DE102018214400A1

公开(公告)日：2019-03-14

申请号：DE102018214400

申请日：2018-08-27

Applicant: GLOBALFOUNDRIES INC

Inventor： XIE RUILONG ,  CHENG KANGGUO ,  LOUBET NICOLAS ,  MIAO XIN ,  MONTANINI PIETRO ,  ZHANG JOHN ,  HUANG HAIGOU ,  PENG JIANWEI ,  GU SIPENG ,  ZHANG HUI ,  QI YI ,  WU XUSHENG

IPC: H01L21/335 ,  H01L21/20 ,  H01L29/161 ,  H01L29/778

Abstract: Ein Verfahren zum Bilden von Nanosheet- und Nanodraht-Transistoren umfasst die Bildung von alternierenden epitaktischen Schichten aus Silizium-Germanium (SiGe) und Silizium (Si), wobei der Germaniumgehalt innerhalb entsprechender Schichten aus Silizium-Germanium systematisch variiert wird, um das selektive Ätzen dieser Schichten herbeizuführen. Der Germaniumgehalt kann gesteuert werden, so dass ausgesparte Bereiche, die durch ein teilweises Entfernen der Silizium-Germanium-Schichten erzeugt werden, gleichförmige seitliche Dimensionen aufweisen, und das Hinterfüllen von jedem dieser ausgesparten Bereiche mit einem selektiv ätzbaren Material in der Bildung einer robusten Ätzbarriere resultiert.