公开(公告)号：DE102018206438A1

公开(公告)日：2019-07-25

申请号：DE102018206438

申请日：2018-04-26

Applicant: GLOBALFOUNDRIES INC

Inventor： SHU JIEHUI ,  WU XUSHENG ,  HUANG HAIGOU ,  ZHANG JOHN H ,  LIU PEI ,  ECONOMIKOS LAERTIS

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere einen Kontakt über einer Aktivgate-Struktur und Verfahren zur Herstellung. Die Struktur umfasst: eine Aktivgate-Struktur gebildet aus einem leitfähigen Material, das zwischen einem Seitenwandmaterial angeordnet ist; ein oberes Seitenwandmaterial über dem Seitenwandmaterial, wobei das obere Seitenwandmaterial von dem Material des Seitenwandmaterials verschieden ist; und eine Kontaktstruktur in einem elektrischen Kontakt mit dem leitfähigen Material der Aktivgate-Struktur. Die Kontaktstruktur ist zwischen dem Seitenwandmaterial und zwischen dem oberen Seitenwandmaterial angeordnet.

公开(公告)号：DE102019204737A1

公开(公告)日：2019-11-07

申请号：DE102019204737

申请日：2019-04-03

Applicant: GLOBALFOUNDRIES INC

Inventor： SHU JIEHUI ,  ECONOMIKOS LAERTIS ,  WU XUSHENG ,  ZHANG JOHN ,  HUANG HAIGOU ,  ZHAN HUI ,  HAN TAO ,  WANG HAITING ,  LIU JINPING ,  ZANG HUI

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L29/78

Abstract: In Verbindung mit einem Austausch-Metall-Gate (RMG) -Prozess zur Bildung eines Finnen-Feldeffekttransistors (FinFET) nutzen Gate-Isolationsverfahren und zugehörige Strukturen die Bildung von unterschiedlichen schmalen und breiten Gateschnittbereichen in einem Opfergate. Die Bildung eines schmalen Gateschnitts zwischen eng beabstandeten Finnen kann das Ausmaß des Ätzschadens an dielektrischen Zwischenschichtschichten benachbart zu dem schmalen Gateschnitt verringern, indem die Abscheidung solcher dielektrischen Schichten bis nach der Bildung der schmalen Gateschnittöffnung verzögert wird. Die Verfahren und resultierenden Strukturen verringern auch die Neigung zu Kurzschlüssen zwischen später gebildeten benachbarten Gates.

公开(公告)号：DE102019201059A1

公开(公告)日：2019-09-12

申请号：DE102019201059

申请日：2019-01-29

Applicant: GLOBALFOUNDRIES INC

Inventor： GAO JINSHENG ,  JAEGER DANIEL ,  AQUILINO MICHAEL ,  CARPENTER PATRICK ,  WU XUSHENG ,  HUANG HAIGOU

IPC: H01L21/336 ,  H01L21/768 ,  H01L23/52 ,  H01L29/78

Abstract: Verfahren, umfassend ein Bereitstellen eines Halbleitersubstrats; einer auf dem Halbleitersubstrat angeordneten Finne; eines Dummy-Gates, das über der Finne angeordnet ist, wobei das Dummy-Gate eine Oberseite auf einer ersten Höhe über dem Substrat aufweist; und eines Zwischenschichtdielektrikums (ILD), das über der Finne und neben dem Dummy-Gate angeordnet ist, wobei die ILD eine Oberseite auf einer zweiten Höhe über dem Substrat aufweist, wobei die zweite Höhe unter der ersten Höhe liegt; und ein Abdecken der ILD mit einer dielektrischen Kappe, wobei die dielektrische Kappe eine Oberseite auf der ersten Höhe aufweist. Systeme, die zur Implementierung der Methoden konfiguriert sind. Halbleitervorrichtungen, die durch die Verfahren hergestellt werden.

公开(公告)号：DE102018208451A1

公开(公告)日：2019-08-01

申请号：DE102018208451

申请日：2018-05-29

Applicant: GLOBALFOUNDRIES INC

Inventor： GAO JINSHENG ,  JAEGER DANIEL ,  CHANG CHIH-CHIANG ,  AQUILINO MICHAEL ,  CARPENTER PATRICK ,  HONG JUNSIC ,  RUTKOWSKI MITCHELL ,  HUANG HAIGOU ,  CAO HUY

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/51

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere eine Deckstruktur und Verfahren zur Herstellung. Die Struktur umfasst: eine Gate-Struktur, die aus leitendem Gate-Material aufgebaut ist; Seitenwandabstandshalter auf der Gate-Struktur, die sich über das leitende Gate-Material erstrecken; und ein Deckmaterial auf dem leitenden Gate-Material, das sich über die Seitenwandabstandshalter auf der Gate-Struktur erstreckt.

公开(公告)号：DE102018214400A1

公开(公告)日：2019-03-14

申请号：DE102018214400

申请日：2018-08-27

Applicant: GLOBALFOUNDRIES INC

Inventor： XIE RUILONG ,  CHENG KANGGUO ,  LOUBET NICOLAS ,  MIAO XIN ,  MONTANINI PIETRO ,  ZHANG JOHN ,  HUANG HAIGOU ,  PENG JIANWEI ,  GU SIPENG ,  ZHANG HUI ,  QI YI ,  WU XUSHENG

IPC: H01L21/335 ,  H01L21/20 ,  H01L29/161 ,  H01L29/778

Abstract: Ein Verfahren zum Bilden von Nanosheet- und Nanodraht-Transistoren umfasst die Bildung von alternierenden epitaktischen Schichten aus Silizium-Germanium (SiGe) und Silizium (Si), wobei der Germaniumgehalt innerhalb entsprechender Schichten aus Silizium-Germanium systematisch variiert wird, um das selektive Ätzen dieser Schichten herbeizuführen. Der Germaniumgehalt kann gesteuert werden, so dass ausgesparte Bereiche, die durch ein teilweises Entfernen der Silizium-Germanium-Schichten erzeugt werden, gleichförmige seitliche Dimensionen aufweisen, und das Hinterfüllen von jedem dieser ausgesparten Bereiche mit einem selektiv ätzbaren Material in der Bildung einer robusten Ätzbarriere resultiert.