公开(公告)号：EP2289099A4

公开(公告)日：2014-04-30

申请号：EP09743187

申请日：2009-04-03

Applicant: IBM

Inventor： GREENBERG DAVID ROSS ,  PLOUCHART JEAN-OLIVIER ,  VALDES-GARCIA ALBERTO

IPC: H01L23/48 ,  H01L23/482 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L23/4824 ,  H01L23/528 ,  H01L27/088 ,  H01L29/41758 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00

公开(公告)号：WO2008037634B1

公开(公告)日：2008-05-15

申请号：PCT/EP2007059858

申请日：2007-09-18

Applicant: IBM ,  IBM UK ,  CHO CHOONGYEUN ,  KIM DAEIK ,  KIM JONGHAE ,  KIM MOON JU ,  PLOUCHART JEAN-OLIVIER ,  TRZCINSKI ROBERT

Inventor： CHO CHOONGYEUN ,  KIM DAEIK ,  KIM JONGHAE ,  KIM MOON JU ,  PLOUCHART JEAN-OLIVIER ,  TRZCINSKI ROBERT

IPC: H01L21/02 ,  G06F17/50 ,  H01F17/00 ,  H01F41/04 ,  H01L23/522 ,  H01L23/64 ,  H01L27/02

CPC classification number: H01L28/10 ,  H01F17/0013 ,  H01F2017/0073 ,  H01L23/5227 ,  H01L27/0203 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Sub-100 nanometer semiconductor devices and methods and program products for manufacturing devices are provided, in particular inductors comprising a plurality of spaced parallel metal lines disposed on a dielectric surface and each having width, heights, spacing and cross-sectional areas determined as a function of Design Rule Check rules. For one planarization process rule a metal density ratio of 80% metal to 20% dielectric surface is determined and produced. In one example a sum of metal line spacing gaps is less than a sum of metal line interior sidewall heights. In one aspect at least one of line height, width and line spacing dimensions is selected to optimize one or more of chip yield, chip performance, chip manufacturability and inductor Q factor parameters.

Abstract translation: 提供用于制造器件的亚100纳米半导体器件和方法和程序产品，特别是电感器，其包括设置在电介质表面上的多个间隔开的平行金属线，并且每个具有确定为功能的宽度，高度，间隔和横截面面积 的设计规则检查规则。 对于一个平面化工艺规则，确定并生产了80％金属至20％电介质表面的金属密度比。 在一个示例中，金属线间距的总和小于金属线内侧壁高度的总和。 在一个方面，选择线高度，宽度和线间距尺寸中的至少一个以优化芯片产量，芯片性能，芯片制造性和电感器Q因子参数中的一个或多个。

公开(公告)号：WO2014043316A3

公开(公告)日：2014-05-08

申请号：PCT/US2013059401

申请日：2013-09-12

Applicant: IBM

Inventor： LIU DUIXIAN ,  NATARAJAN ARUN S ,  PLOUCHART JEAN-OLIVIER ,  REYNOLDS SCOTT K

IPC: H01L25/16

CPC classification number: H01Q15/142 ,  H01L21/302 ,  H01L21/486 ,  H01L21/50 ,  H01L23/5227 ,  H01L23/66 ,  H01L25/50 ,  H01L2223/6677 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0557 ,  H01L2224/16225 ,  H01Q1/2283 ,  H01Q1/36 ,  H01Q1/38 ,  H01Q9/0407

Abstract: Antenna devices, antenna systems and methods of their fabrication are disclosed. One such antenna device includes a semiconductor chip (301) and a chip package (314). The semiconductor chip (301) includes at least one antenna that is integrated into a dielectric layer of the semiconductor chip and is configured to transmit electromagnetic waves. In addition, the chip package (314) includes at least one ground plane, where the semiconductor chip (301) is mounted on the chip package (314) such that the ground plane(s) is disposed at a predetermined distance from the antenna to implement a reflection of at least a portion of the electromagnetic waves.

Abstract translation: 公开了天线装置，天线系统及其制造方法。 一个这样的天线装置包括半导体芯片（301）和芯片封装（314）。 半导体芯片（301）包括至少一个天线，该天线被集成到半导体芯片的电介质层中并被配置为传输电磁波。 此外，芯片封装（314）包括至少一个接地平面，其中半导体芯片（301）安装在芯片封装（314）上，使得接地平面设置在距天线预定距离处 实现至少一部分电磁波的反射。

公开(公告)号：DE102016105066A1

公开(公告)日：2016-09-22

申请号：DE102016105066

申请日：2016-03-18

Applicant: IBM

Inventor： CAI JIN ,  LEOBANDUNG EFFENDI ,  LI NING ,  NING TAK H ,  PLOUCHART JEAN-OLIVIER ,  SADANA DEVENDRA K

IPC: H01L27/14 ,  H01L21/8258 ,  H01L27/15 ,  H01L29/06

Abstract: Nach einem Bilden eines ersten Grabens, der sich durch eine obere Halbleiterschicht und eine vergrabene Isolator-Schicht hindurch und in ein Handhabungssubstrat eines Halbleiter-auf-Isolator(SOI)-Substrats hinein erstreckt, wird innerhalb des ersten Grabens ein Stapel aus Material für einen dielektrischen Wellenleiter gebildet, der eine untere dielektrische Mantelschicht, eine Kernschicht sowie eine obere dielektrische Mantelschicht beinhaltet. Als nächstes wird in einem verbliebenen Teilbereich der oberen Halbleiterschicht wenigstens ein lateraler Bipolartransistor (BJT) gebildet, der aus einem pnp-BJT, einem npn-BJT oder einem Paar von komplementären pnp-BJT und npn-BJT bestehen kann. Nach einem Bilden eines zweiten Grabens, der sich durch den Stapel aus Material für den dielektrischen Wellenleiter hindurch erstreckt, um einen Teilbereich einer Bodenfläche des ersten Grabens wieder freizulegen, wird in dem zweiten Graben eine Laserdiode gebildet.

公开(公告)号：DE102016105066B4

公开(公告)日：2019-09-05

申请号：DE102016105066

申请日：2016-03-18

Applicant: IBM

Inventor： CAI JIN ,  LEOBANDUNG EFFENDI ,  LI NING ,  NING TAK H ,  PLOUCHART JEAN-OLIVIER ,  SADANA DEVENDRA K

IPC: H01L27/14 ,  G02B6/12 ,  G02B6/43 ,  H01L21/8249 ,  H01L21/8258 ,  H01L27/12 ,  H01L27/15 ,  H01S5/026 ,  H01S5/20 ,  H01S5/30

Abstract: Halbleiterstruktur, die aufweist:wenigstens eine elektronische Einheit, die sich auf einem Teilbereich eines Halbleiter-auf-Isolator(SOI)-Substrats (8) befindet, wobei die wenigstens eine elektronische Einheit wenigstens einen Bipolartransistor (BJT) aufweist; undphotonische Einheiten, die in einem weiteren Teilbereich des SOI-Substrats (8) eingebettet sind, wobei die photonischen Einheiten aufweisen:einen dielektrischen Wellenleiter, der einen unteren dielektrischen Mantel-Teilbereich (22), einen Kern-Teilbereich (24), der auf dem unteren dielektrischen Mantel-Teilbereich (22) vorhanden ist, sowie einen oberen dielektrischen Mantel-Teilbereich (26) aufweist, der auf dem Kern-Teilbereich (24) vorhanden ist; undeine optoelektronische Einheit, die mit dem dielektrischen Wellenleiter kantengekoppelt ist, wobei die optoelektronische Einheit eine aktive Schicht (64) aufweist, die lateral zu dem Kern-Teilbereich (24) des dielektrischen Wellenleiters ausgerichtet ist.

公开(公告)号：DE112016000846T5

公开(公告)日：2017-11-09

申请号：DE112016000846

申请日：2016-02-15

Applicant: IBM

Inventor： PLOUCHART JEAN-OLIVIER ,  DANG BING ,  LIU DUIXIAN ,  VALDES-GARCIA ALBERTO

IPC: H01L25/065

Abstract: Eine Blockstruktur enthält ein Blocksubstrat (130) mit einem integrierten Wellenleiter und einen ersten und einen zweiten integrierten Schaltkreis (110, 120), die an dem Blocksubstrat (130) angebracht sind. Der erste integrierte Schaltkreis (110) ist mit dem integrierten Wellenleiter (132) unter Verwendung eines ersten Übergangs Übertragungsleitung (116) – zu Wellenleiter verbunden und der zweite integrierte Schaltkreis (120) ist mit dem integrierten Wellenleiter (132) unter Verwendung eines zweiten Übergangs Übertragungsleitung (126) – zu-Wellenleiter verbunden. Der erste und der zweite integrierte Schaltkreis (110, 120) sind so eingerichtet, dass sie durch Übertragen von Signalen unter Verwendung des integrierten Wellenleiters (132) in dem Blockträger Daten austauschen. Die Blockstruktur ermöglicht Datenübertragungen mit hoher Datenrate zwischen Blockkomponenten.

公开(公告)号：DE112016000846B4

公开(公告)日：2024-12-12

申请号：DE112016000846

申请日：2016-02-15

Applicant: IBM

Inventor： VALDES-GARCIA ALBERTO ,  DANG BING ,  LIU DUIXIAN ,  PLOUCHART JEAN-OLIVIER

IPC: H01L25/065

Abstract: Eine Blockstruktur (200), die aufweist:ein Blocksubstrat, das einen integrierten Wellenleiter (132) aufweist; undeinen ersten integrierten Schaltkreis (110) und einen zweiten integrierten Schaltkreis (120), die an dem Blocksubstrat angebracht sind;wobei der erste integrierte Schaltkreis (110) unter Verwendung eines ersten Übertragungsleitung-zu-Wellenleiter-Übergangs (134) mit dem integrierten Wellenleiter (132) verbunden ist;wobei der zweite integrierte Schaltkreis (120) unter Verwendung eines zweiten Übertragungsleitung-zu-Wellenleiter-Übergangs (136) mit dem integrierten Wellenleiter (132) verbunden ist;wobei der erste und der zweite integrierte Schaltkreis (110, 120) so eingerichtet sind, dass sie unter Verwendung des integrierten Wellenleiters (132) in dem Blocksubstrat durch Übertragen von Signalen Daten austauschen; undeine Anwendungsplatine (140);wobei aktive Oberflächen des ersten und des zweiten integrierten Schaltkreises (110, 120) an dem Blocksubstrat angebracht sind, das den integrierten Wellenleiter (132) aufweist;wobei die Anwendungsplatine (140) an inaktiven Oberflächen des ersten und des zweiten integrierten Schaltkreises (110, 120) so angebracht ist, dass der erste und der zweite integrierte Schaltkreis (110, 120) zwischen der Anwendungsplatine (140) und dem Blocksubstrat angeordnet sind.

公开(公告)号：DE102016205173A1

公开(公告)日：2016-10-06

申请号：DE102016205173

申请日：2016-03-30

Applicant: IBM

Inventor： BUDD RUSSELL ,  LEOBANDUNG EFFENDI ,  LI NING ,  PLOUCHART JEAN-OLIVIER ,  SADANA DEVENDRA

IPC: H01L31/18 ,  H01L27/12 ,  H01L31/173 ,  H01S5/026

Abstract: Ein Verfahren zum Ausbilden monolithisch integrierter III-V-Optoelektronik mit einem komplementären Metalloxid-Silizium-Halbleiter-(CMOS, Complementary Metal-Oxide-Semiconductor-)Bauelement. Das Verfahren kann aufweisen: das Ausbilden eines versenkten Wellenleiters in einer versenkten Oxid-(BOX)-Schicht eines Halbleiter-auf-Isolator-(SOI-)Substrats; ein Ausbilden eines ersten optoelektronischen Bauelements und eines zweiten optoelektronischen Bauelements angrenzend an den versenkten Wellenleiter; und ein Ausbilden eines CMOS-Bauelements auf einer Halbleiterschicht über der BOX-Schicht.

公开(公告)号：GB2494497B

公开(公告)日：2013-11-27

申请号：GB201210868

申请日：2012-06-20

Applicant: IBM

Inventor： SADHU BODHISATWA ,  PLOUCHART JEAN-OLIVIER ,  TIERNO JOSE ,  RYLYAKOV ALEXANDER ,  REYNOLDS SCOTT KEVIN

IPC: H03B5/12

Abstract: There is provided a tank based oscillator. The oscillator includes one or more active devices, one or more passive devices, and a tank circuit decoupled from the active devices using at least one of the one or more passive devices. A coupling ratio between the tank circuit and the one or more active devices is set such that a maximum value of an oscillation amplitude of the tank circuit is limited based upon a breakdown of only the one or more passive devices.

公开(公告)号：GB2494497A

公开(公告)日：2013-03-13

申请号：GB201210868

申请日：2012-06-20

Applicant: IBM

Inventor： SADHU BODHISATWA ,  PLOUCHART JEAN-OLIVIER ,  TIERNO JOSE ,  RYLYAKOV ALEXANDER ,  REYNOLDS SCOTT KEVIN

IPC: H03B5/12

Abstract: An oscillator includes an LC tank circuit 140, active devices 131 & 132 and capacitors (passive devices) Ct and Cd. The tank circuit 140 is indirectly coupled to the active devices 131, 132 via the capacitors. The amplitude of the oscillation in the tank circuit 140 is reduced by a divider formed by capacitors Cd and Ct (see fig.2) before application to the gates of the active devices 131 & 132. The division ratio ( coupling ratio ) between the tank circuit 140 and the active devices 131, 132 allows an amplitude of oscillation in the tank circuit that would otherwise cause breakdown of the active devices. The maximum amplitude is now limited by the breakdown of the passive devices. In an embodiment, the oscillation amplitude may be 40V and the capacitive divider reduces and decouples this from the active devices which may have breakdown voltages of around 1V. The use of a high amplitude oscillation in the tank circuit gives low phase noise. It is also disclosed that the oscillation amplitude is highest and phase noise lowest if the biasing inductors 111 & 112 are tuned just below the oscillation frequency of the tank circuit 140.