公开(公告)号：DE102014013910A1

公开(公告)日：2015-04-16

申请号：DE102014013910

申请日：2014-09-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  HOFMANN KARL ,  KNOBLOCH KLAUS ,  STRENZ ROBERT

IPC: G11C11/16

Abstract: Ein Speicher mit einem Feld von senkrechten STT-MRAM-Zellen (Spin-Transfer Torque Magnetic Random Access Memory, magnetischer Spin-Transfer-Drehmoment-Direktzugriffsspeicher), wobei jede Zelle einen Magnetschichtstapel aufweist. Eine zwischen den Zellen angeordnete und eine Mindesthöhe von wenigstens der Höhe des Magnetschichtstapels aufweisende magnetische Abschirmung.

公开(公告)号：DE50007780D1

公开(公告)日：2004-10-21

申请号：DE50007780

申请日：2000-05-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHETERNIGG SIEGFRIED ,  ALLINGER ROBERT

IPC: G01R19/165 ,  G01R31/36 ,  G11C29/02 ,  H03K17/22

Abstract: A circuit configuration for detecting a functional disturbance has a first and a second differential amplifier. The outputs of the differential amplifiers are connected to the inputs of a gate. One input of the differential amplifiers is in each case connected to a reference potential terminal. The respective other input of the first and second differential amplifiers is connected to a monitoring means, which responds in the event of a change in the supply voltage at a supply potential terminal of the circuit configuration.

公开(公告)号：AT276523T

公开(公告)日：2004-10-15

申请号：AT00110543

申请日：2000-05-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TSCHETERNIGG SIEGFRIED ,  ALLINGER ROBERT

IPC: G01R19/165 ,  G01R31/36 ,  G11C29/02 ,  H03K17/22

Abstract: A circuit configuration for detecting a functional disturbance has a first and a second differential amplifier. The outputs of the differential amplifiers are connected to the inputs of a gate. One input of the differential amplifiers is in each case connected to a reference potential terminal. The respective other input of the first and second differential amplifiers is connected to a monitoring means, which responds in the event of a change in the supply voltage at a supply potential terminal of the circuit configuration.

公开(公告)号：ES2214875T3

公开(公告)日：2004-09-16

申请号：ES99936340

申请日：1999-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  HOLLFELDER ROBERT ,  POCKRANDT WOLFGANG ,  WEDEL ARMIN

IPC: G07F7/10 ,  H03K21/40

Abstract: A method of operating a multistage counter in only one counting direction includes the step of changing a counter reading of a single-stage auxiliary counter at given counter readings of the multistage counter. The single-stage auxiliary counter and the multistage counter can only be changed in one counting direction. Respective counter readings of the multistage counter and of the single-stage auxiliary counter are registered. Values of the respective counter readings of the single-stage auxiliary counter and of the multistage counter are compared with one another, and an indicator signal is generated based on a comparison result determined in the comparing step.

公开(公告)号：DE102014118228A1

公开(公告)日：2015-06-11

申请号：DE102014118228

申请日：2014-12-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  BEER GOTTFRIED ,  HÖGERL JÜRGEN

IPC: G01R31/28 ,  H01L27/06

Abstract: In verschiedenen Ausführungsformen ist ein Chip (12) für eine Chipbaugruppe (10) geschaffen. Der Chip (12) kann ein Substrat (14) und eine integrierte Schaltung über dem Substrat (14) enthalten. Die integrierte Schaltung kann eine Testschaltung, beispielsweise eine eingebaute Selbsttestschaltung, und eine Arbeitsschaltung, wobei die Testschaltung eine oder mehrere erste Treiberstufen enthält, von denen jede eine erste Treiberleistung aufweist, und die Arbeitsschaltung eine oder mehrere zweite Treiberstufen enthält, von denen jede eine zweite Treiberleistung, die sich von der ersten Treiberleistung unterscheidet, aufweist, erste elektrische Kontakte (40), die mit den ersten Treiberstufen elektrisch gekoppelt sind, und zweite elektrische Kontakte (42), die mit den zweiten Treiberstufen elektrisch gekoppelt sind, enthalten, wobei die Testschaltung und die ersten Kontakte (40) konfiguriert sind, eine Testbetriebsart zum Testen der integrierten Schaltung bereitzustellen, und wobei die Arbeitsschaltung und die zweiten Kontakte (42) konfiguriert sind, eine Arbeitsbetriebsart der integrierten Schaltung, die sich von der Testbetriebsart unterscheidet, bereitzustellen.

公开(公告)号：AT356436T

公开(公告)日：2007-03-15

申请号：AT98115621

申请日：1998-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  POCKRANDT WOLFGANG

IPC: H05K1/02 ,  G06F21/06 ,  H01L21/82 ,  H01L21/822 ,  H01L23/29 ,  H01L23/31 ,  H01L23/528 ,  H01L23/58 ,  H01L27/04

Abstract: Single-layer-in-semiconductor-substrate type semiconductor chip has circuits (T1,T2) arranged in at least one group with signal conductors (Vss,Vdd,SL1,SL2) extending in at least one wiring place (3) above the circuits (T1,T2). The supply- and signal-conductors (Vss,Vdd,SL1,SL2) in at least one wiring plane (3) over at least one circuit group have the greatest possible width, so that the spacing between each two conductors at the most is approx. twice the minimum possible spacing realisable by available technology, or more specifically approx. the minimum realisable spacing, using available technology.

公开(公告)号：ES2222941T3

公开(公告)日：2005-02-16

申请号：ES00993194

申请日：2000-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  POCKRANDT WOLFGANG

IPC: G07F7/08 ,  G07F7/10 ,  G06M3/12 ,  H03K21/40

Abstract: Procedimiento para el funcionamiento de un contador (11) de etapas múltiples en un solo sentido de recuento, siendo modificado el valor de recuento de un contador auxiliar (1) de una etapa, variable solamente en un sentido de recuento, en estados predeterminados del valor objetivo del contador (11) de varias etapas y siendo registrados los estados del valor de recuento del contador (11) de etapas múltiples y del contador (1) de una etapa, caracterizado por - la combinación del estado del valor de recuento del contador auxiliar (1) con datos adicionales para formar primeros datos de autenticidad, - la transmisión de los primeros datos de autenticidad junto con el valor de recuento del contador (11) de etapas múltiples hacia un dispositivo de verificación (4), - la recuperación del valor de recuento del contador auxiliar (1) en el dispositivo de verificación (4), - la generación de segundos datos de autenticidad a través de la combinación del valor de recuento recuperado del contador auxiliar (1) con los datos adicionales y - la comparación de los primeros datos de autenticidad con los segundos datos de autenticidad.

公开(公告)号：DE50006767D1

公开(公告)日：2004-07-15

申请号：DE50006767

申请日：2000-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLINGER ROBERT ,  POCKRANDT WOLFGANG

IPC: G06M3/12 ,  G07F7/08 ,  G07F7/10 ,  H03K21/40

Abstract: A method for operating a multistage counter in only one counting direction is described. The counting value of a single-stage auxiliary counter that can be changed in only one counting direction is changed in predetermined counting values of the multistage counter. The respective counting value states of the multistage counter and of the single-stage auxiliary counter are registered. First authenticity data is generated by logically linking the counting value of the auxiliary counter to supplementary data.

公开(公告)号：DE102017119068A1

公开(公告)日：2019-02-21

申请号：DE102017119068

申请日：2017-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  ALLINGER ROBERT ,  STRENZ ROBERT

IPC: G06F12/02

Abstract: Es wird ein Verfahren zum Aktualisieren eines Speichers vorgeschlagen, wobei ein Speicher mindestens zwei Blöcke umfasst, wobei ein Puffer Mehrpegelzellen umfasst und in einem MLC-Modus betrieben werden kann, wobei jede Mehrpegelzelle mehr als ein Bit speichern kann, wobei das Verfahren für jeden zu aktualisierenden Block die folgenden Schritte umfasst: (a) Kopieren des Inhalts der mindestens zwei Blöcke in den Puffer unter Verwendung der Fähigkeit des Puffers, im MLC-Modus betrieben zu werden; (b) Programmieren der mindestens zwei Blöcke mit einem aktualisierten Inhalt; und (c) Auslesen des aktualisierten Inhalts aus den mindestens zwei Blöcken.

公开(公告)号：DE102017116737A1

公开(公告)日：2019-01-31

申请号：DE102017116737

申请日：2017-07-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STRENZ ROBERT ,  ALLINGER ROBERT ,  BAUER MATTHIAS ,  BUKETHAL CHRISTOPH ,  HOFMANN KARL ,  PISSORS VOLKER

IPC: G11C13/00

Abstract: Es wird ein Verfahren zum Programmieren einer resistiven Speicherzelle bereitgestellt. Die Speicherzelle kann wenigstens einen ersten und einen zweiten Zustand aufweisen, wobei der erste und der zweite Zustand komplementäre Zustände sein können. Beim Verfahren kann als ein Analogwert oder ein Wert aus mehreren Digitalwerten wenigstens ein physikalischer Parameterwert der resistiven Speicherzelle im ersten Zustand bestimmt werden, auf der Grundlage des bestimmten wenigstens einen physikalischen Parameterwerts der resistiven Speicherzelle im ersten Zustand eine Programmierenergie bestimmt werden, die zum Programmieren der resistiven Speicherzelle aus dem ersten Zustand in den zweiten Zustand bereitzustellen ist, und ein Programmierpuls angewendet werden, wodurch die bestimmte Programmierenergie zugeführt wird, wodurch die resistive Speicherzelle in den zweiten Zustand programmiert wird.