公开(公告)号：DE10152087A1

公开(公告)日：2003-05-08

申请号：DE10152087

申请日：2001-10-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FRANZ GUENTHER ,  GEISBAUER ANDREAS ,  PLAGMANN JOERN ,  ZWICKNAGL PETER

IPC: H01L21/20 ,  H01L21/331 ,  H01L29/06 ,  H01L29/737 ,  H01L21/335 ,  H01L21/338 ,  H01L29/778

Abstract: Production of a substrate (100) comprises structuring a substrate to form a recess (106) in the substrate surface (104); growing a layer sequence (112) on the structured surface; and planarizing the substrate and/or the layer sequence to expose a layer lying lower in the layer sequence in a region outside of the recess. Preferred Features: A recess having a first section (108) of a first depth and a second section (110) of a second depth is formed in the first step. A protective layer (122) is formed on the layer sequence. Planarizing comprises thinning the substrate and/or the layer sequence.

公开(公告)号：DE10310716B4

公开(公告)日：2005-07-28

申请号：DE10310716

申请日：2003-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OFFENBERG DIRK ,  BIEMER JUSTIN ,  BOUISSOU AUDE ,  DOW TIM ,  NOTZ REINER ,  PLAGMANN JOERN ,  RUDNICK WOLFRAM ,  SCHEINBACHER GUENTHER ,  SPINDLER OSWALD ,  WITTMANN REINHARD

IPC: H01L23/544

公开(公告)号：DE102011053926A1

公开(公告)日：2012-04-05

申请号：DE102011053926

申请日：2011-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/3205

Abstract: Eine oder mehr Ausführungsformen beziehen sich auf ein Verfahren zum Ausbilden einer Halbleiter-Struktur, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Werkstücks (210); Ausbilden einer Sperrschicht (410) über dem Werkstück (210); Ausbilden einer Keimschicht (420) über der Sperrschicht (410); Ausbilden einer Hemmschicht (430) über der Keimschicht (420); Entfernen eines Abschnitts der Hemmschicht (430), um einen Abschnitt der Keimschicht (430) freizulegen; und selektives Ablagern einer Füllschicht (510) auf der freiliegenden Keimschicht (420).

公开(公告)号：DE10152089A1

公开(公告)日：2003-05-08

申请号：DE10152089

申请日：2001-10-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FRANZ GUENTHER ,  GAUER DOROTHEA ,  PLAGMANN JOERN

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737 ,  H01L21/335

Abstract: Production of a semiconductor structure comprises preparing a substrate (100) having a layer sequence; structuring the layer sequence to expose the layers of the structure to be contacted; and planarizing the topology produced. Preferred Features: A planarizing layer (132) is formed on the topology produced. The planarizing layer is a spin-on-glass layer. The planarizing layer is cured by tempering or by electron beam treatment. The layer sequence is structured by etching, preferably wet chemical etching and/or plasma etching.

公开(公告)号：DE102011054120B4

公开(公告)日：2019-01-24

申请号：DE102011054120

申请日：2011-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/283 ,  H01L21/60 ,  H01L23/48 ,  H01L23/52

Abstract: Verfahren zum Ausbilden einer elektronischen Vorrichtung, wobei das Verfahren umfasst:Bereitstellen eines Werkstücks (1210) mit einer im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer ersten Sperrschicht (410) über der im Wesentlichen planaren Oberfläche (1210T);Ausbilden einer leitenden Zwischenschicht (420) über der ersten Sperrschicht (410);Ausbilden einer zweiten Sperrschicht (430) über der leitenden Zwischenschicht (420);Ausbilden einer Keimschicht (440) über der zweiten Sperrschicht (430);Entfernen eines Abschnitts der Keimschicht (440), um einen verbleibenden Abschnitt der Keimschicht (440R) zurückzulassen und um einen Abschnitt der zweiten Sperrschicht (430) freizulegen, wobei der verbleibende Abschnitt der Keimschicht (440R) im Wesentlichen planar ist; undElektroplattieren einer Füllschicht (510) auf dem verbleibenden Abschnitt der Keimschicht (440R).

公开(公告)号：DE102008063332B4

公开(公告)日：2012-10-11

申请号：DE102008063332

申请日：2008-12-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PLAGMANN JOERN ,  POEHLE HOLGER

IPC: H01L21/3105 ,  H01L21/304 ,  H01L21/316 ,  H01L21/32

Abstract: Verfahren zum Erzeugen einer Komponente, wobei das Verfahren folgende Schritte umfasst: Bearbeiten eines Arbeitsstücks durch Oxidieren eines Abschnitts einer Oberfläche, der durch eine Aussparung (26) in einer auf einer Oxidschicht (22) strukturierten Maskenschicht (24) freigelegt ist, umfasst, wodurch eine Oxid-Erhebung (28) am Rand der strukturierten Maskenschicht (24) erzeugt wird; Aufbringen einer Nitrid-Opferschicht (30) auf die Oberfläche des Arbeitsstücks, die die Oxid-Erhebung umfasst; und chemisch-mechanisches Polieren der Nitrid-Opferschicht (30) und der Oxid-Erhebung.

公开(公告)号：DE102011054120A1

公开(公告)日：2012-04-05

申请号：DE102011054120

申请日：2011-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/283 ,  H01L23/52

Abstract: Bei einem Verfahren zum Ausbilden einer elektronischen Vorrichtung wird ein Werkstück bereitgestellt. Über dem Werkstück wird eine erste Sperrschicht ausgebildet. Über der ersten Sperrschicht wird eine leitende Zwischenschicht ausgebildet. Über der leitenden Zwischenschicht wird eine zweite Sperrschicht ausgebildet. Über der zweiten Sperrschicht wird eine Keimschicht ausgebildet. Ein Abschnitt der Keimschicht wird entfernt, um einen verbleibenden Abschnitt der Keimschicht zurückzulassen und um einen Abschnitt der zweiten Sperrschicht freizulegen. Eine Füllschicht wird auf dem verbleibenden Abschnitt der Keimschicht elektroplattiert.

公开(公告)号：DE102008063332A1

公开(公告)日：2009-08-20

申请号：DE102008063332

申请日：2008-12-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PLAGMANN JOERN ,  POEHLE HOLGER

IPC: H01L21/3105 ,  H01L21/304 ,  H01L21/316 ,  H01L21/32

公开(公告)号：DE10310716A1

公开(公告)日：2004-07-15

申请号：DE10310716

申请日：2003-03-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OFFENBERG DIRK ,  BIEMER JUSTIN ,  BOUISSOU AUDE ,  DOW TIM ,  NOTZ REINER ,  PLAGMANN JOERN ,  RUDNICK WOLFRAM ,  SCHEINBACHER GUENTHER ,  SPINDLER OSWALD ,  WITTMANN REINHARD

IPC: H01L23/544

Abstract: The method involves forming a first metal layer (3) on a semiconductor wafer surface (2), forming structural elements (4), covering free areas with an insulating layer (6). Further metal layers, structural elements and insulating layers are then formed. A fourth insulating layer (16) is applied directly to the surface of a third insulating layer (13).