-
公开(公告)号:DE102023121708A1
公开(公告)日:2025-02-20
申请号:DE102023121708
申请日:2023-08-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , TROSKA GEORG , LOTTSPEICH LYDIA , GOLDAMMER MARTIN , WILKE ULRICH , DOMES BENEDIKT , BÖWERS LARS
Abstract: Ein Verfahren zum Herstellen eines Substrates für ein Halbleitermodul weist auf das Formen einer ersten elektrisch leitenden Schicht auf einer ersten Seite einer dielektrischen Isolationsschicht, das Strukturieren der ersten elektrisch leitenden Schicht durch Erzeugen eines oder mehrerer durchgehender Einschnitte in der ersten elektrisch leitenden Schicht, welche sich von einer oberen Oberfläche der ersten elektrisch leitenden Schicht bis hin zur dielektrischen Isolationsschicht erstrecken, um so verschiedene Abschnitte der ersten elektrisch leitenden Schicht vollständig voneinander zu trennen, und das Formen einer Passivierungsschicht, wobei die Passivierungsschicht die gesamte Oberfläche der strukturierten ersten elektrisch leitenden Schicht bedeckt.
-
公开(公告)号:DE102013220294B4
公开(公告)日:2017-06-22
申请号:DE102013220294
申请日:2013-10-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , BÖWER LARS
Abstract: Ein Verfahren zur strukturellen Analyse von Bauteilen mittels Ultraschallmikroskopie umfassend die folgenden, aufeinanderfolgenden Schritte: Bereitstellen eines ersten Bauteilträgers (1); Platzieren eines zu prüfenden Bauteils (2) in den ersten Bauteilträger (1); wobei das Bauteil (2) dabei gegen Verrutschen geschützt ist; Einbringen eines Koppelmediums (5) in den ersten Bauteilträger (1), wobei das Bauteil (2) vollständig vom Koppelmedium (5) umgeben ist und das Koppelmedium (5) nur innerhalb des ersten Bauteilträgers (1) vorhanden ist; Bereitstellen einer Ultraschallmikroskopiemessapparatur (10) umfassend einen Messkopf (13); Einführen des Messkopfes (13) in das Koppelmedium (5); Durchführung der Analyse mittels der Messapparatur (10); Entfernen des Messkopfes (13), des Koppelmediums (5) und des geprüften Bauteils (2) aus dem ersten Bauteilträger (1) wobei der erste Bauteilträger (1) ein zusammengesetzter Bauteilträger (1’) ist, der zwei Teile aufweist, die so ausgebildet sind, dass ein zweiter Teil (1b) des zusammengesetzten Bauteilträgers (1’) mit dem Bauteil auf einem ersten Teil (1a) des zusammengesetzten Bauteilträgers (1’) platziert und nach der Analyse wieder entfernt wird, und wobei das Koppelmedium (5) erst durch das Platzieren des Bauteils (2) und des damit verbundenen zweiten Teils (1b) des zusammengesetzten Bauteilträgers (1’) im zusammengesetzten Bauteilträger (1’) verbleiben kann und nach dem Entfernen des Bauteils (2) und des damit verbundenen zweiten Teils (1b) des zusammengesetzten Bauteilträgers (1’) von selbst ablaufen kann.
-
公开(公告)号:DE102023121708B4
公开(公告)日:2025-04-30
申请号:DE102023121708
申请日:2023-08-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , TROSKA GEORG , LOTTSPEICH LYDIA , GOLDAMMER MARTIN , WILKE ULRICH , DOMES BENEDIKT , KNUST STEFFEN
Abstract: Verfahren zum Herstellen eines Substrates (10) für ein Halbleitermodul, wobei das Verfahren aufweist:Formen einer ersten elektrisch leitenden Schicht (111) auf einer ersten Seite einer dielektrischen Isolationsschicht (11);Strukturieren der ersten elektrisch leitenden Schicht (111) durch Erzeugen eines oder mehrerer durchgehender Einschnitte in der ersten elektrisch leitenden Schicht (111), welche sich von einer oberen Oberfläche der ersten elektrisch leitenden Schicht (111) bis hin zur dielektrischen Isolationsschicht (11) erstrecken, um so verschiedene Abschnitte der ersten elektrisch leitenden Schicht (111) vollständig voneinander zu trennen; undFormen einer Passivierungsschicht (40), wobei die Passivierungsschicht (40) die gesamte Oberfläche der strukturierten ersten elektrisch leitenden Schicht (111) bedeckt, wobei die Passivierungsschicht (40) organische Moleküle mit wenigstens einer funktionellen Gruppe aufweist, und wobei das Formen der Passivierungsschicht (40) das Behandeln der ersten elektrisch leitenden Schicht (111) mittels eines Hydrofluorether (HFE)-Reinigungsverfahrens aufweist.
-
公开(公告)号:DE102015114521B4
公开(公告)日:2018-07-26
申请号:DE102015114521
申请日:2015-08-31
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , DEBORDE JEAN-LAURENT , SANETRA NILS , VARTOLOMEI VASILE , HALLER MARTIN
Abstract: Verfahren zum Auflöten eines Isoliersubstrats (2) auf einen Substratmontageabschnitt (32) eines Trägers (3) mittels eines vorgegebenen Lots (4), wobei das Isoliersubstrat (2) einen dielektrischen Isolationsträger (20) aufweist, eine Oberseite (2t), sowie eine der Oberseite (2t) entgegengesetzte Unterseite (2b), und wobei das Verfahren aufweist:Auswählen eines Isoliersubstrates (2) anhand eines Kriteriums, aus dem geschlossen wird, dass das Isoliersubstrat (2), wenn dieses die Solidustemperatur des Lots (4) aufweist, eine positive Unebenheit (UE2) aufweist;Verlöten des ausgewählten Isoliersubstrats (2) an dessen Unterseite (2b) mit dem Substratmontageabschnitt (32), so dass sich das erstarrte Lot (4) nach dem Verlöten durchgehend von der Unterseite (2b) des Isoliersubstrats (2) bis zu dem Substratmontageabschnitt (32) erstreckt;Bestücken der Oberseite (2t) des ausgewählten Isoliersubstrats (2) mit wenigstens einem Halbleiterchip (1), vor oder nach dem Verlöten, wobei das Auswählen anhand des Kriteriums entweder dadurch erfolgt,dass das ausgewählte Isoliersubstrat (2) vor dem Verlöten ausgehend von einer Anfangstemperatur (T0), die kleiner ist, als die Solidustemperatur (Ts) des Lots (4), bis auf eine vorgegebene Maximaltemperatur (T), die höher ist, als die Liquidustemperatur (T) des Lots (4), erwärmt und danach abgekühlt wird, so dass es die Solidustemperatur (Ts) des Lots (4) wieder erreicht, und dass das ausgewählte Isoliersubstrat (2) aufgrund der Feststellung ausgewählt wird, dass es beim Wiedererreichen der Solidustemperatur (Ts) des Lots (4) eine positive Unebenheit (UE2) aufweist; oder dadurch,dass vor dem Verlöten von einer N Stichproben-Isoliersubstrate umfassenden Stichprobe aus einer Herstellungscharge ein jedes ausgehend von einer Anfangstemperatur (T0), die kleiner ist, als die Solidustemperatur (Ts) des Lots (4), bis auf eine vorgegebene Maximaltemperatur (T), die höher ist, als die Liquidustemperatur (T) des Lots (4), erwärmt und danach abgekühlt wird, so dass es die Solidustemperatur (Ts) des Lots (4) wieder erreicht, und dass das ausgewählte Isoliersubstrat (2) aus der Herstellungscharge aufgrund der Feststellung ausgewählt wird, dass ein jedes der N Stichproben-Isoliersubstrate beim Wiedererreichen der Solidustemperatur (Ts) des Lots (4) eine positive Unebenheit (UE2) aufweist.
-
5.
公开(公告)号:DE102018115957A1
公开(公告)日:2019-01-03
申请号:DE102018115957
申请日:2018-07-02
Applicant: INFINEON TECHNOLOGIES AG
Inventor: PAVIER MARK , HABLE WOLFRAM , KESSLER ANGELA , PUGATSCHOW ANTON , RIMBERT-RIVIERE CHARLES , SIELAFF MICHAEL , SOBKOWIAK MARCO
IPC: H01L21/48 , H01L23/14 , H01L21/50 , H01L23/488 , H01L25/07
Abstract: Ein Package (100), das Folgendes aufweist: einen Chipträger (102), mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist, eine elektrisch leitfähige Kontaktstruktur (106), die mit dem mindestens einen elektronischen Chip (104) elektrisch gekoppelt ist, und ein Verkapselungsmittel vom Moldtyp (108), das einen Teil der elektrisch leitfähigen Kontaktstruktur (106) und zumindest einen Teil des Chipträgers (102) und des mindestens einen elektronischen Chips (104) verkapselt, wobei der Chipträger (102) einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126) bedeckt ist.
-
公开(公告)号:DE102015114521A1
公开(公告)日:2017-03-02
申请号:DE102015114521
申请日:2015-08-31
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , DEBORDE JEAN-LAURENT , SANETRA NILS , VARTOLOMEI VASILE , HALLER MARTIN
IPC: H01L21/58 , H01L23/15 , H01L23/488 , H01L23/492 , H05K3/36
Abstract: Die Erfindung betrifft ein Verfahren zum Auflöten eines Isoliersubstrats (2) auf einen Substratmontageabschnitt (32) eines Trägers (3) mittels eines vorgegebenen Lots (4). Das Isoliersubstrat (2) weist einen dielektrischen Isolationsträger (20) auf, eine Oberseite (2t), sowie eine der Oberseite (2t) entgegengesetzte Unterseite (2b). Bei dem Verfahren wird ein Isoliersubstrat (2) anhand eines Kriteriums ausgewählt, aus dem geschlossen wird, dass das Isoliersubstrat (2), wenn dieses die Solidustemperatur des Lots (4) aufweist, eine positive Unebenheit (UE2) aufweist. Das ausgewählte Isoliersubstrat (2) wird an seiner Unterseite (2b) mit dem Substratmontageabschnitt (32) verlötet, so dass sich das erstarrte Lot (4) nach dem Verlöten durchgehend von der Unterseite (2b) des Isoliersubstrats (2) bis zu dem Substratmontageabschnitt (32) erstreckt. Die Oberseite (2t) des ausgewählten Isoliersubstrats (2) wird vor oder nach dem Verlöten mit wenigstens einem Halbleiterchip (1) bestückt.
-
公开(公告)号:DE102013220294A1
公开(公告)日:2015-04-09
申请号:DE102013220294
申请日:2013-10-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: RIMBERT-RIVIERE CHARLES , BÖWER LARS
Abstract: Ein Verfahren zur strukturellen Analyse von Bauteilen mittels Ultraschallmikroskopie umfasst die folgenden Schritte: Das Bereitstellen eines ersten Bauteilträgers (1); Platzieren eines zu prüfenden Bauteils (2) in den ersten Bauteilträger (1); wobei das Bauteil (2) dabei gegen Verrutschen geschützt ist; Einbringen eines Koppelmediums (5) in den ersten Bauteilträger (1), wobei das Bauteil (2) vollständig vom Koppelmedium (5) umgeben ist und das Koppelmedium (5) nur innerhalb des ersten Bauteilträgers (1) vorhanden ist. Das Bereitstellen einer Ultraschallmikroskopiemessapparatur (10) umfassend einen Messkopf (13); Einführen des Messkopfes (13) in das Koppelmedium (5); Durchführung der Analyse mittels der Messapparatur (10); Entfernen des Messkopfes (13); des Koppelmediums (5) und des geprüften Bauteils (2) aus dem ersten Bauteilträger (1); Trocknen des ersten Bauteilträgers (1) zur Aufnahme weiterer zu prüfender Bauteile (2).
-
-
-
-
-
-