公开(公告)号：DE102018115957A1

公开(公告)日：2019-01-03

申请号：DE102018115957

申请日：2018-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PAVIER MARK ,  HABLE WOLFRAM ,  KESSLER ANGELA ,  PUGATSCHOW ANTON ,  RIMBERT-RIVIERE CHARLES ,  SIELAFF MICHAEL ,  SOBKOWIAK MARCO

IPC: H01L21/48 ,  H01L23/14 ,  H01L21/50 ,  H01L23/488 ,  H01L25/07

Abstract: Ein Package (100), das Folgendes aufweist: einen Chipträger (102), mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist, eine elektrisch leitfähige Kontaktstruktur (106), die mit dem mindestens einen elektronischen Chip (104) elektrisch gekoppelt ist, und ein Verkapselungsmittel vom Moldtyp (108), das einen Teil der elektrisch leitfähigen Kontaktstruktur (106) und zumindest einen Teil des Chipträgers (102) und des mindestens einen elektronischen Chips (104) verkapselt, wobei der Chipträger (102) einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126) bedeckt ist.

公开(公告)号：DE102023123227A1

公开(公告)日：2025-03-06

申请号：DE102023123227

申请日：2023-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HASSAN MAHADI-UL ,  PAVIER MARK

IPC: H01L23/544 ,  H01L23/485

Abstract: Es wird ein eingebettetes Chipgehäuse bereitgestellt. Das eingebettete Chipgehäuse beinhaltetet einen Chip, ein elektrisch isolierendes Material, das den Chip mindestens teilweise einkapselt, mindestens eine Metallschicht, die konfiguriert ist zum Bereitstellen mindestens einer elektrisch leitfähigen Verbindung mit dem Chip und einen Informationssektor, der codierte Informationen über das eingebettete Chipgehäuse beinhaltet, wobei die Informationen in dem Informationssektor als ein Muster aus elektrisch leitfähigen Abschnitten und elektrisch isolierenden Abschnitten codiert sind.

公开(公告)号：DE102021128079A1

公开(公告)日：2022-05-05

申请号：DE102021128079

申请日：2021-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KASSIM AZLINA ,  GAN THAI KEE ,  PAVIER MARK ,  TEAN KE YAN ,  ZULKIFLI MOHD HASRUL

IPC: H01L23/495 ,  H01L23/31 ,  H01L23/42

Abstract: Ein Verbindungsclip enthält ein Die-Pad, das eine Chipbefestigungsfläche an einer Innenseite des Verbindungsclips aufweist, ein Leiterkontaktpad, das eine Wärmeableitfläche an einer Außenseite des Verbindungsclips aufweist, und ein Leiterkontaktpad, das eine Leiterkontaktfläche an einer Innenseite des Verbindungsclips oder an einer Außenseite des Verbindungsclips aufweist. Die Außenseite des Verbindungsclips im Leiterkontaktpad ist der Innenseite des Verbindungsclips im Wärmeableitungspad zugewandt und von dieser beabstandet, und die Innenseite des Verbindungsclips im Leiterkontaktpad ist der Außenseite des Verbindungsclips im Die-Pad zugewandt und von dieser beabstandet.

公开(公告)号：DE102020133672A1

公开(公告)日：2021-06-24

申请号：DE102020133672

申请日：2020-12-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CARDWELL STUART ,  MAERZ JOSEF ,  NG CHEE YANG ,  O DELL CLIVE ,  PAVIER MARK

IPC: H01L23/495 ,  H01L23/31 ,  H01L23/485 ,  H01L23/50

Abstract: Halbleiterbauelement mit einem leitenden Rahmen, der eine Die-Befestigungsfläche aufweist, die im wesentlichen planar ist, einem Halbleiterdie mit einem ersten Anschluss auf einer Rückseite und einem zweiten Anschluss, der auf einer Hauptoberfläche angeordnet ist, einer ersten leitenden Kontaktstruktur, die auf der Die-Befestigungsfläche angeordnet ist, und einer zweiten leitenden Kontaktstruktur auf der Hauptoberfläche. Die erste leitende Kontaktstruktur erstreckt sich vertikal über eine Ebene der Hauptoberfläche des Halbleiterdies hinaus. Die erste leitende Kontaktstruktur ist von der Hauptoberfläche des Halbleiterdies durch eine elektrische Isolationsstruktur elektrisch isoliert. Eine obere Oberfläche der elektrischen Isolationsstruktur befindet sich unterhalb der Hauptoberfläche des Halbleiterdies.

公开(公告)号：DE102019133234A1

公开(公告)日：2021-06-10

申请号：DE102019133234

申请日：2019-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PAVIER MARK

IPC: H01L21/60 ,  H01L23/488

Abstract: Eine Halbleiterbauelement (10; 20) umfasst einen ersten Träger (11), einen ersten externen Kontakt (12) und einen zweiten externen Kontakt (13), einen ersten Halbleiterdie (14), der eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, ein erstes Kontaktpad (14.1), das auf der ersten Hauptfläche angeordnet ist, ein zweites Kontaktpad (14.2), das auf der zweiten Hauptfläche angeordnet ist, und ein drittes Kontaktpad (14.3), das auf der zweiten Hauptfläche angeordnet ist, wobei der Halbleiterdie (14) einen vertikalen Transistor umfasst und mit seiner ersten Hauptfläche auf dem ersten Träger (11) angeordnet ist, einen Clip (15), der das zweite Kontaktpad (14.2) und den zweiten externen Kontakt (13) verbindet, und einen ersten Draht (16), der mit dem ersten externen Kontakt (12) verbunden ist, wobei der erste Draht (16) zumindest teilweise unter der Clip (15) angeordnet ist.