-
公开(公告)号：WO0227789B1
公开(公告)日：2002-07-25
申请号：PCT/DE0103439
申请日：2001-09-10
Applicant: INFINEON TECHNOLOGIES AG , BERGMANN ROBERT , LARIK JOOST , OTREMBA RALF , SCHLOEGEL XAVER , SCHREDL JUERGEN
Inventor： BERGMANN ROBERT , LARIK JOOST , OTREMBA RALF , SCHLOEGEL XAVER , SCHREDL JUERGEN
IPC: H01L23/482 , H01L23/495
CPC classification number: H01L24/48 , H01L23/49513 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/73 , H01L2224/04026 , H01L2224/04042 , H01L2224/05556 , H01L2224/05599 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/48464 , H01L2224/73265 , H01L2224/83825 , H01L2224/85399 , H01L2224/92247 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01039 , H01L2924/01047 , H01L2924/0105 , H01L2924/01052 , H01L2924/01068 , H01L2924/01079 , H01L2924/0132 , H01L2924/01322 , H01L2924/014 , H01L2924/10253 , H01L2924/181 , H01L2924/00012 , H01L2224/45099 , H01L2924/00
Abstract: The aim of the invention is to take up the smallest amount of space possible while effecting the thermomechanical release in tension at the junction between a circuit unit (2) and contact device (4) of a circuit (1), said junction being provided by means of the connecting device (10). To this end, the connecting device (10) is essentially provided as a prefabricated metallic or alloy region in the area of the circuit unit (2) and in the area of the contact device (4) while avoiding, to the greatest possible extent, the use of adhesive elements and solder elements.
Abstract translation: 为了占用在热机械浮雕尽可能少的空间用于电路单元（2）的与接触装置的连接（4）的电路布置（1）通过连接装置（10），根据建议的本发明，所述连接装置（10）基本上是金属的，并且预制 形式或合金区域中的电路单元（2）的区域中并且在所述接触装置（4），同时基本上避免粘附元件和焊料元件的区域中。
-
公开(公告)号：DE10339462A1
公开(公告)日：2005-03-31
申请号：DE10339462
申请日：2003-08-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BERGMANN ROBERT , SCHLOEGEL XAVER , OTREMBA RALF , SCHREDL JUERGEN
Abstract: Process for fixing rigid connecting loop or leg (200) having contact surface (210) to connecting surface of semiconductor chip (100) comprises: (i) fixing loop or leg to the connecting surface (110); (ii) applying diffusion solder (30) to contact surface of the loop or leg; (iii) applying contact surface to the solder on the chip connecting surface; and (iv) heating the contact surface and connecting surface (110) to fuse solder and cooling.
-
公开(公告)号：DE10139681A1
公开(公告)日：2003-03-06
申请号：DE10139681
申请日：2001-08-11
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BERGMANN ROBERT , SCHREDL JUERGEN , OTREMBA RALF , SCHLOEGEL XAVER
IPC: H01L23/13 , H01L23/367 , H01L23/492 , H01L23/12 , H01L23/34
Abstract: Electronic component comprises a plate-like support element (2) having a contact zone and a semiconductor body (4) applied on the contact zone of the support element. The support element has a structure having alternating protrusions (22) and recesses (21) in the region of the contact zone. An Independent claim is also included for a process for the production of the electronic component. Preferred Features: The support element has strip-like protrusions in the region of the contact zone. The protrusions are surrounded by ring-like recesses. The semiconductor body is connected to the support element by a connecting layer, preferably made from gold, a gold compound, silver, a silver compound, tin, a tin compound, copper or a copper compound.
-
公开(公告)号：DE102012106566A9
公开(公告)日：2014-03-13
申请号：DE102012106566
申请日：2012-07-19
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OTREMBA RALF , HOEGLAUER JOSEF , SCHREDL JUERGEN , SCHLOEGEL XAVER
IPC: H01L23/482 , H01L21/58 , H01L25/11
Abstract: Ein Halbleiterchip beinhaltet eine Leistungstransistorschaltung mit mehreren aktiven Transistorzellen. Eine erste Lastelektrode und eine Steuerelektrode sind auf einer ersten Fläche des Halbleiterchips angeordnet, wobei die erste Lastelektrode eine erste Metallschicht beinhaltet. Eine zweite Lastelektrode ist auf einer zweiten Fläche des Halbleiterchips angeordnet. Eine zweite Metallschicht ist über der ersten Metallschicht angeordnet, wobei die zweite Metallschicht elektrisch gegenüber der Leistungstransistorschaltung isoliert ist und die zweite Metallschicht über einen Bereich der Leistungstransistorschaltung angeordnet ist, der mindestens eine der mehreren aktiven Transistorzellen umfasst.
-
公开(公告)号：DE10124141B4
公开(公告)日：2009-11-26
申请号：DE10124141
申请日：2001-05-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BERGMANN ROBERT , LARIK JOOST , OTREMBA RALF , SCHLOEGEL XAVER , SCHREDL JUERGEN
IPC: H01L23/047 , H01L23/482 , H01L23/495 , H01L23/50
-
Patent Agency Ranking
公开(公告)号：DE10339487B4
公开(公告)日：2007-03-15
申请号：DE10339487
申请日：2003-08-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： SCHREDL JUERGEN , HOEGLAUER JOSEF , OTREMBA RALF
-
公开(公告)号：DE10339487A1
公开(公告)日：2005-03-31
申请号：DE10339487
申请日：2003-08-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： SCHREDL JUERGEN , HOEGLAUER JOSEF , OTREMBA RALF
Abstract: The semiconductor wafer (100) has active regions (210) of semiconductor chips (200) formed on its front side (200). There are grooves (104) between individual chips. The rear side of the wafer (102) is initially smooth. The manufacturing system involves formation of pits in the rear surface, leaving upstanding regions. The pits and upstanding regions are plated with solder. A thick layer of solder is applied to fill the pits, using a doctor blade to smooth the solder.
-
公开(公告)号：DE102013105352A1
公开(公告)日：2013-11-28
申请号：DE102013105352
申请日：2013-05-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OTREMBA RALF , HOEGLAUER JOSEF , SCHREDL JUERGEN
IPC: H01L25/11 , H01L23/495 , H01L23/50 , H01L23/522
Abstract: Eine Mehrchip-Verpackung umfasst einen ersten Chip, der in einem ersten Gehäuse untergebracht ist, und einen zweiten Chip, der in einem zweiten Gehäuse untergebracht ist. Das erste Gehäuse und das zweite Gehäuse sind lateral beabstandet zueinander angeordnet, wodurch ein Spalt zwischen dem ersten Gehäuse und dem zweiten Gehäuse definiert wird. Eine Verbindungsstruktur ist zum Überbrücken des Spalts und zum elektrischen Koppeln des ersten Chips und des zweiten Chips ausgelegt.
-
公开(公告)号：DE102012112682A1
公开(公告)日：2013-06-20
申请号：DE102012112682
申请日：2012-12-19
Applicant: INFINEON TECHNOLOGIES AG
Inventor： HOEGLAUER JOSEF , LEE KEAN CHEONG , LEE TECK SIM , OTREMBA RALF , POH YONG CHERN , SCHLOEGEL XAVER , SCHREDL JUERGEN , TAN SZE LIN CELINE
Abstract: In verschiedenen Ausführungsformen kann eine Halbleitervorrichtung aufweisen: einen Träger; einen über einer ersten Seite des Trägers angeordneten Halbleiterchip; einen Schichtstapel, der zwischen dem Träger und dem Halbleiterchip und/oder über einer zweiten Seite des Trägers, die von dem Halbleiterchip abgewandt ist, ausgebildet ist, wobei der Schichtstapel zumindest eine erste elektrisch isolierende Schicht aufweist, wobei die erste elektrisch isolierende Schicht ein Laminat aufweist, das ein erstes elektrisch isolierendes Matrixmaterial und ein in dem ersten elektrisch isolierenden Matrixmaterial eingebettetes mechanisch stabilisierendes Material aufweist.
-
公开(公告)号：DE102014100282A1
公开(公告)日：2014-07-17
申请号：DE102014100282
申请日：2014-01-13
Applicant: INFINEON TECHNOLOGIES AG
Inventor： HABLE WOLFRAM , HÖGLAUER JOSEF , HOSSEINI KHALIL , MAHLER JOACHIM , MENGEL MANFRED , OTREMBA RALF , SCHLÖGEL XAVER , SCHREDL JUERGEN
IPC: H01L23/31 , H01L21/56 , H01L21/58 , H01L21/60 , H01L23/495
Abstract: Es wird eine Chip-Anordnung bereitgestellt, die einen Träger (404, 4041, 4042); mindestens einen Chip (4061, 4062), der elektrisch an eine Trägeroberseite (6141, 6142) angeschlossen ist; ein Einkapselungsmaterial (948), das zumindest teilweise den mindestens einen Chip (4061, 4062) und die Trägeroberseite (6141, 6142) umgibt, wobei das Einkapselungsmaterial (948) an einer oder mehreren lateralen Seite(n) des Trägers (404, 4041, 4042) gebildet ist; und ein keramisches Material (966), das auf einer Trägerbodenseite (616) und an mindestens einer Seite (968, 972) des Einkapselungsmaterials (948) gebildet ist, enthält.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
