公开(公告)号：DE112013005588T5

公开(公告)日：2015-10-22

申请号：DE112013005588

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  LE VAN H ,  CHAU ROBERT S ,  DASGUPTA SANSAPTAK ,  KAVALIEROS JACK T ,  MUKHERJEE NILOY ,  PILLARISETTY RAVI ,  RACHMADY WILLY ,  THEN HAN WUI ,  DEWEY GILBERT ,  GOEL NITI ,  METZ MATTHEW V ,  RADOSAVLJEVIC MARKO ,  ZELICK NANCY M

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Ausführungsform verwendet eine sehr dünne Schichtnanostruktur (z. B. eine Si- oder SiGe-Flosse) als eine Vorlage zum Aufwachsen einer kristallinen, nicht gitterangepassten, Epitaxial(EPI)-Schicht. In einer Ausführungsform ist das Volumenverhältnis zwischen der Nanostruktur und der EPI-Schicht derart, dass die EPI-Schicht dicker ist als die Nanostruktur. In einigen Ausführungsformen ist eine sehr dünne Brückenschicht zwischen der Nanostruktur und der EPI eingeschlossen. Eine Ausführungsform beinhaltet eine CMOS-Vorrichtung, bei der die Flossen abdeckende EPI-Schichten (oder die mal Flossen abdeckten), zueinander entgegengesetzt polarisiert sind. Eine Ausführungsform beinhaltet eine CMOS-Vorrichtung, bei der eine eine Flosse abdeckende EPI-Schicht (oder die mal eine Flosse abdeckte) gegenüber einer Brückenschicht, die eine Flosse abdeckt (oder die mal eine Flosse abdeckte), entgegengesetzt polarisiert ist. Demnach werden verschiedene Ausführungsformen zum Übertragen von Defekten von einer EPI-Schicht auf eine Nanostruktur (die zurückgelassen oder entfernt wird) offenbart. Andere Ausführungsformen werden hier beschrieben.

公开(公告)号：WO2012040075A3

公开(公告)日：2012-06-07

申请号：PCT/US2011052084

申请日：2011-09-19

Applicant: INTEL CORP ,  CEA STEPHEN M ,  KOTLYAR ROZA ,  KAVALIEROS JACK T ,  GILES MARTIN D ,  GHANI TAHIR ,  KUHN KELIN J ,  KUHN MARKUS ,  ZELICK NANCY M

Inventor： CEA STEPHEN M ,  KOTLYAR ROZA ,  KAVALIEROS JACK T ,  GILES MARTIN D ,  GHANI TAHIR ,  KUHN KELIN J ,  KUHN MARKUS ,  ZELICK NANCY M

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/785

Abstract: A method and a device made according to the method. The method comprises providing a substrate including a first material, and providing a fin including a second material, the fin being disposed on the substrate and having a device active portion, the first material and the second material presenting a lattice mismatch between respective crystalline structures thereof. Providing the fin includes providing a biaxially strained film including the second material on the substrate; and removing parts of the biaxially strained film to form a substantially uniaxially strained fin therefrom.

Abstract translation: 根据该方法制造的方法和装置。 该方法包括提供包括第一材料的基底，并且提供包括第二材料的翅片，所述翅片设置在所述基底上并且具有器件活性部分，所述第一材料和所述第二材料在其各自的结晶结构之间呈现晶格失配 。 提供散热片包括在基板上提供包括第二材料的双轴应变膜; 并除去双轴应变膜的部分以形成基本上单轴应变的翅片。

公开(公告)号：GB2522597A

公开(公告)日：2015-07-29

申请号：GB201509996

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  LE VAN H ,  CHAU ROBERT S ,  DASGUPTA SANSAPTAK ,  DEWEY GILBERT ,  GOEL NITI ,  KAVALIEROS JACK T ,  METZ MATTHEW V ,  MUKHERJEE NILOY ,  PILLARISETTY RAVI ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  ZELICK NANCY M

IPC: H01L29/78 ,  H01L21/20 ,  H01L29/732 ,  H01L29/735

Abstract: An embodiment concerns forming an EPI film on a substrate where the EPI film has a different lattice constant from the substrate. The EPI film and substrate may include different materials to collectively form a hetero-epitaxial device having, for example, a Si and/or SiGe substrate and a III-V or IV film. The EPI film may be one of multiple EPI layers or films and the films may include different materials from one another and may directly contact one another. Further, the multiple EPI layers may be doped differently from another in terms of doping concentration and/or doping polarity. One embodiment includes creating a horizontally oriented hetero-epitaxial structure. Another embodiment includes a vertically oriented hetero-epitaxial structure. The hetero-epitaxial structures may include, for example, a bipolar junction transistor, heterojunction bipolar transistor, thyristor, and tunneling field effect transistor among others. Other embodiments are described herein.

公开(公告)号：DE112013005629T5

公开(公告)日：2015-10-22

申请号：DE112013005629

申请日：2013-06-29

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  CHAU ROBERT S ,  DASGUPTA SANSAPTAK ,  DEWEY GILBERT ,  GOEL NITIKA ,  KAVALIEROS JACK T ,  LE VAN H ,  METZ MATTHEW V ,  MUKHERJEE NILOY ,  PILLARISETTY RAVI ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  ZELICK NANCY M

IPC: H01L21/20

Abstract: Eine Ausführungsform der Erfindung beinhaltet eine Epitaxial-Schicht, die zum Beispiel direkt einen Nanodraht, eine Flosse- oder eine Säule auf eine Weise kontaktiert, die es der Schicht ermöglicht, sich mit zwei oder drei Freiheitsgraden zu entspannen. Die Epitaxial-Schicht kann in einer Kanalregion eines Transistors enthalten sein. Der Nanodraht, die Flosse oder die Säule können entfernt werden, um besseren Zugang zur Epitaxial-Schicht bereitzustellen. Dies zu tun, kann eine ”All-around-Gate”-Struktur ermöglichen, bei dem das Gate den Oberteil, den Boden und die Seitenwände der Epitaxial-Schicht umgibt. Andere Ausführungsformen werden hier beschrieben.

公开(公告)号：DE112013005593T5

公开(公告)日：2015-10-22

申请号：DE112013005593

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  LE VAN H ,  DASGUPTA SANSAPTAK ,  DEWEY GILBERT ,  KAVALIEROS JACK T ,  METZ MATTHEW V ,  PILLARISETTY RAVI ,  CHAU ROBERT S ,  GOEL NITI ,  MUKHERJEE NILOY ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  ZELICK NANCY M

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Ausführungsform betrifft das Bilden eines EPI-Films auf einem Substrat, wobei der EPI-Film eine von dem Substrat verschiedene Gitterkonstante aufweist. Der EPI-Film und das Substrat können verschiedene Materialien beinhalten, um kollektiv eine Heteroepitaxial-Vorrichtung zu bilden, die zum Beispiel ein Si- und/oder SiGe-Substrat und einen III-V- oder Gruppe-IV-Film aufweist. Der EPI-Film kann einer von mehreren EPI-Schichten oder Filmen sein und die Filme können von einander verschiedene Materialien beinhalten und können einander unmittelbar kontaktieren. Ferner können die mehreren EPI-Schichten bezüglich Dotierungskonzentration und/oder Dotierungpolarität voneinander unterschiedlich dotiert sein. Eine Ausführungsform beinhaltet das Erzeugen einer horizontal ausgerichteten Heteroepitaxialstruktur. Eine weitere Ausführungsform beinhaltet eine vertikal ausgerichtete Heteroepitaxialstruktur. Die Heteroeptiaxialstrukturen können zum Beispiel unter anderem einen Bipolartransistor, einen Heteroübergang-Bipolartransistor, einen Thyristor und einen Tunnelfeldeffekttransistor beinhalten. Andere Ausführungsformen werden hier beschrieben.

公开(公告)号：EP2619797A4

公开(公告)日：2016-04-06

申请号：EP11827279

申请日：2011-09-19

Applicant: INTEL CORP

Inventor： CEA STEPHEN M ,  KOTLYAR ROZA ,  KAVALIEROS JACK T ,  GILES MARTIN D ,  GHANI TAHIR ,  KUHN KELIN J ,  KUHN MARKUS ,  ZELICK NANCY M

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/7848 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/785

Abstract: A method and a device made according to the method. The method comprises providing a substrate including a first material, and providing a fin including a second material, the fin being disposed on the substrate and having a device active portion, the first material and the second material presenting a lattice mismatch between respective crystalline structures thereof. Providing the fin includes providing a biaxially strained film including the second material on the substrate; and removing parts of the biaxially strained film to form a substantially uniaxially strained fin therefrom.

Abstract translation: 一种方法和雅丁的方法制成的设备。 该方法包括提供一基板，其包括第一材料，以及提供一鳍包括第二材料，所述翅片被在基板上设置，并且具有器件活性部分，所述第一材料和所述第二材料呈现respectivement晶体结构及其之间的晶格失配 ， 提供所述鳍包括提供双轴应变电影包含基板上的第二材料; 和去除所述双轴应变电影的部分从那里形成基本上单轴应变片。

公开(公告)号：GB2523931A

公开(公告)日：2015-09-09

申请号：GB201510571

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  LE VAN H ,  CHAU ROBERT S ,  DASGUPTA SANSAPTAK ,  DEWEY GILBERT ,  GOEL NITI ,  KAVALIEROS JACK T ,  METZ MATTHEW V ,  MUKHERJEE NILOY ,  PILLARISETTY RAVI ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  ZELICK NANCY M

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/10 ,  H01L29/78

Abstract: An embodiment uses a very thin layer nanostructure (e.g., a Si or SiGe fin) as a template to grow a crystalline, non-lattice matched, epitaxial (EPI) layer. In one embodiment the volume ratio between the nanostructure and EPI layer is such that the EPI layer is thicker than the nanostructure. In some embodiments a very thin bridge layer is included between the nanostructure and EPI. An embodiment includes a CMOS device where EPI layers covering fins (or that once covered fins) are oppositely polarized from one another. An embodiment includes a CMOS device where an EPI layer covering a fin (or that once covered a fin) is oppositely polarized from a bridge layer covering a fin (or that once covered a fin). Thus, various embodiments are disclosed from transferring defects from an EPI layer to a nanostructure (that is left present or removed). Other embodiments are described herein.

公开(公告)号：GB2522826A

公开(公告)日：2015-08-05

申请号：GB201510001

申请日：2013-06-29

Applicant: INTEL CORP

Inventor： CHU-KUNG BENJAMIN ,  LE VAN H ,  CHAU ROBERT S ,  DASGUPTA SANSAPTAK ,  DEWEY GILBERT ,  GOEL NITIKA ,  KAVALIEROS JACK T ,  METZ MATTHEW V ,  MUKHERJEE NILOY ,  PILLARISETTY RAVI ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  THEN HAN WUI ,  ZELICK NANCY M

IPC: H01L29/267 ,  H01L29/06 ,  H01L29/165 ,  H01L29/775

Abstract: An embodiment of the invention includes an epitaxial layer that directly contacts, for example, a nanowire, fin, or pillar in a manner that allows the layer to relax with two or three degrees of freedom. The epitaxial layer may be included in a channel region of a transistor. The nanowire, fin, or pillar may be removed to provide greater access to the epitaxial layer. Doing so may allow for a "all-around gate" structure where the gate surrounds the top, bottom, and sidewalls of the epitaxial layer. Other embodiments are described herein.

公开(公告)号：EP3050092A4

公开(公告)日：2017-05-03

申请号：EP13894917

申请日：2013-09-27

Applicant: INTEL CORP

Inventor： GOEL NITI ,  CHAU ROBERT S ,  KAVALIEROS JACK T ,  CHU-KUNG BENJAMIN ,  METZ MATTHEW V ,  MUKHERJEE NILOY ,  ZELICK NANCY M ,  DEWEY GILBERT ,  RACHMADY WILLY ,  RADOSAVLJEVIC MARKO ,  LE VAN H ,  PILLARISETTY RAVI ,  DASGUPTA SANSAPTAK

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/20 ,  H01L21/8238 ,  H01L21/8252 ,  H01L27/092 ,  H01L29/06 ,  H01L29/165 ,  H01L29/205 ,  H01L29/66 ,  H01L29/78

CPC classification number: H01L21/0245 ,  H01L21/02381 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02598 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/8252 ,  H01L27/0922 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/205 ,  H01L29/66795 ,  H01L29/785

Abstract: A single fin or a pair of co-integrated n- and p- type single crystal electronic device fins are epitaxially grown from a substrate surface at a bottom of one or a pair of trenches formed between shallow trench isolation (STI) regions. The fin or fins are patterned and the STI regions are etched to form a height of the fin or fins extending above etched top surfaces of the STI regions. The fin heights may be at least 1.5 times their width. The exposed sidewall surfaces and a top surface of each fin is epitaxially clad with one or more conformal epitaxial materials to form device layers on the fin. Prior to growing the fins, a blanket buffer epitaxial material may be grown from the substrate surface; and the fins grown in STI trenches formed above the blanket layer. Such formation of fins reduces defects from material interface lattice mismatches.

Abstract translation: 单鳍或一对的共整合n型和p型单晶电子装置翅片外延从表面基材在一个的底部或一对浅沟槽隔离（STI）区域之间形成的沟槽的生长。 翅片或散热片被图案化和STI区域被蚀刻以形成上述的STI区的蚀刻顶表面延伸的翅片或翼片的高度。 翅片高度可以是至少1.5倍的宽度。 暴露的侧壁表面和每个翅片的顶表面上外延与一种或多种适形外延材料包覆，以形成在鳍的器件层。 之前生长翅片，毯子缓冲外延材料可从表面衬底上生长; 和在STI生长翅片沟槽的覆盖层的上方形成。 翅片的搜索形成降低从材料界面的晶格失配的缺陷。

公开(公告)号：EP3050089A4

公开(公告)日：2017-05-03

申请号：EP13894260

申请日：2013-09-27

Applicant: INTEL CORP

Inventor： KAVALIEROS JACK T ,  RADOSAVLJEVIC MARKO ,  METZ MATTHEW V ,  THEN HAN WUI ,  CHU-KUNG BENJAMIN ,  LE VAN H ,  MUKHERJEE NILOY ,  DASGUPTA SANSAPTAK ,  PILLARISETTY RAVI ,  DEWEY GILBERT ,  CHAU ROBERT S ,  ZELICK NANCY M ,  RACHMADY WILLY

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851