公开(公告)号：ES2617318T3

公开(公告)日：2017-06-16

申请号：ES12721046

申请日：2012-04-20

Applicant: MICROCHIP TECH INC

Inventor： KILZER KEVIN ,  STEEDMAN SEAN ,  ZDENEK JERROLD ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

IPC: H03K19/177

Abstract: Un procesador, que comprende: un núcleo (102) de unidad de procesamiento central (CPU), en particular un núcleo de CPU RISC; una pluralidad de periféricos (108; 110), incluyendo la pluralidad de periféricos uno o más periféricos (104) de célula de lógica configurable, en el que el periférico (104) de célula de lógica configurable está operando de manera independiente del núcleo (102) de la CPU, en el que cada uno del uno o más periféricos (104) de célula de lógica configurable comprende un registro de configuración asociado y en el que una pluralidad de bits en dicho registro (315) de configuración asociado determina una función lógica de una célula de lógica asociada proporcionada mediante un bloque de función lógica, en el que cada bloque de función lógica tiene una pluralidad de entradas (304) lógicas y una única salida lógica y una entrada (314) de control de modo acoplada con dicha pluralidad de bits del registro (315) de configuración asociado.

公开(公告)号：ES2619724T3

公开(公告)日：2017-06-26

申请号：ES10705692

申请日：2010-02-10

Applicant: MICROCHIP TECH INC

Inventor： LUNDSTRUM ZEKE ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

IPC: G06F9/35 ,  G06F9/30 ,  G06F9/34 ,  G06F12/06

Abstract: Un microcontrolador que, comprende: una memoria (225) de datos dividida en una pluralidad de bancos (000...111) de memoria, en el que dicha memoria (225) de datos comprende un primer conjunto de bancos (000...011) de memoria y un segundo conjunto de bancos (100... 111) de memoria de dicha pluralidad de bancos (000...111) de memoria; un multiplexor (220) de direcciones para proporcionar una dirección de dicha memoria (225) de datos; un registro (135) de instrucciones que proporciona una primera dirección parcial a una primera entrada de dicho multiplexor (220) de direcciones; un registro (210) de selección de bancos para proporcionar una segunda dirección parcial a dicha primera entrada de dicho multiplexor (225) de direcciones; y una pluralidad de registros de funciones especiales puestos en correspondencia con dicha memoria (225) de datos, incluyendo un registro (245) de direcciones de memoria indirecta acoplado con una segunda entrada de dicho multiplexor (220) de direcciones, en el que el registro de selección de bancos no está puesto en correspondencia con dicha memoria (225) de datos, al menos un registro de funciones especiales (INDF, TMR0, EECON, PCL, ESTADO, FSR, OSCAL, EEDATOS, PUERTOB, EEADR) es una memoria pone en correspondencia con más de un banco de memoria de dicho primer conjunto de bancos (000...011) de memoria bajo la misma dirección de memoria y en el que el segundo conjunto de bancos (100...111) de memoria forma un bloque de memoria de datos lineal al que no se ponen en correspondencia registros de funciones especiales; en el que, para el direccionamiento directo, un banco (000...111) de memoria se selecciona mediante dicho registro (210) de selección de bancos y dicho banco de memoria seleccionado se dirige a través de dicho multiplexor (220) mediante una dirección formada por la primera dirección parcial de dicho registro (135) de instrucciones y la segunda dirección parcial de dicho registro (210) de selección de bancos; y en el que, para el direccionamiento indirecto, dicha memoria (225) de datos se dirige indirectamente mediante la selección de una dirección proporcionada por dicho registro (245) de direcciones de memoria indirecta, permitiendo así el acceso a por lo menos todo el bloque de memoria lineal formado por dicho segundo conjunto de bancos (100...111) de memoria.

公开(公告)号：WO2014078625A3

公开(公告)日：2014-07-10

申请号：PCT/US2013070244

申请日：2013-11-15

Applicant: MICROCHIP TECH INC

Inventor： DARMAWASKITA HARTONO ,  STEEDMAN SEAN STACY ,  GROZA CRISTIAN NICOLAE ,  MANCIOIU MARILENA ,  CHARAIS JOHN ROBERT ,  LUNDSTRUM ZEKE

IPC: H03K4/502 ,  H02M3/156 ,  H03K7/08

CPC classification number: H03K7/08 ,  H02M3/156 ,  H03K4/502 ,  H03K6/04

Abstract: A slope compensation module provides slope compensation of a switched-mode power supply using current mode control. The slope control unit comprises a capacitor coupled between an input and an output of the slope control unit, a switch for discharging the capacitor and a constant current source for charging the capacitor. Slope compensation parameters may be changed during operation with a programmable constant current source. The slope compensation module may also function as an analog sawtooth waveform frequency generator, and as an analog pulse width modulation (PWM) generator. Charging the capacitor generates a linearly decreasing (negative slope) ramp voltage for modulating a feedback error voltage into a slope compensated feedback error voltage. Capacitor charging may be controlled from a pulse width modulation signal. Opening of the switch may be programmably delayed, and a minimum closed time thereof may also be programmed during operation of the slope compensation module.

Abstract translation: 坡度补偿模块使用电流模式控制提供开关模式电源的斜率补偿。 斜坡控制单元包括耦合在斜坡控制单元的输入和输出之间的电容器，用于对电容器进行放电的开关和用于对电容器充电的恒流源。 斜坡补偿参数可能在使用可编程恒流源运行时发生变化。 斜坡补偿模块还可以作为模拟锯齿波形频率发生器，并且作为模拟脉宽调制（PWM）发生器。 对电容器充电产生线性递减（负斜率）斜坡电压，用于将反馈误差电压调制成斜率补偿反馈误差电压。 可以从脉宽调制信号来控制电容充电。 可以可编程地延迟开关的打开，并且在斜坡补偿模块的操作期间也可以编程其最小关闭时间。

公开(公告)号：WO2013052642A9

公开(公告)日：2014-06-05

申请号：PCT/US2012058716

申请日：2012-10-04

Applicant: MICROCHIP TECH INC

Inventor： LUNDSTRUM ZEKE ,  CURTIS KEITH ,  DAVISON BURKE ,  STEEDMAN SEAN ,  LEFAOU YANN

IPC: H03K17/96

CPC classification number: H03K17/9622 ,  H03K2217/960705 ,  H03K2217/960725 ,  H03K2217/960765

Abstract: An analog-to-digital (ADC) controller is used in combination with a digital processor of a microcontroller to control the operation of capacitance measurements using the capacitive voltage division (CVD) method. The ADC controller handles the CVD measurement process instead of the digital processor having to run additional program steps for controlling charging and discharging of a capacitive touch sensor and sample and hold capacitor, then coupling these two capacitors together, and measuring the resulting voltage charge thereon in determining the capacitance thereof. The ADC controller may be programmable and its programmable parameters stored in registers.

Abstract translation: 模拟数字（ADC）控制器与微控制器的数字处理器组合使用，以使用电容分压（CVD）方法控制电容测量的操作。 ADC控制器处理CVD测量过程，而不是数字处理器必须运行额外的程序步骤，用于控制电容式触摸传感器和采样和保持电容器的充电和放电，然后将这两个电容器耦合在一起，并测量其上产生的电压电荷 确定其电容。 ADC控制器可以是可编程的，其可编程参数存储在寄存器中。

公开(公告)号：WO2012145511A3

公开(公告)日：2013-02-14

申请号：PCT/US2012034250

申请日：2012-04-19

Applicant: MICROCHIP TECH INC ,  KILZER KEVIN LEE ,  STEEDMAN SEAN ,  ZDENEK JERROLD S ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

Inventor： KILZER KEVIN LEE ,  STEEDMAN SEAN ,  ZDENEK JERROLD S ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

IPC: G06F15/78

CPC classification number: H03K19/17708 ,  G06F15/7867

Abstract: An integrated circuit device, in accordance with embodiments as claimed includes a central processing core; and a plurality of peripherals operably coupled to the RISC CPU core. In some embodiments, the plurality of peripherals include at least one configurable logic cell peripheral having more inputs than input-output connections on the integrated circuit device. In some embodiments, the inputs include one or more inputs from one or more integrated circuit subsystems.

Abstract translation: 根据权利要求的实施例的集成电路装置包括中央处理核心; 以及可操作地耦合到RISC CPU核心的多个外围设备。 在一些实施例中，多个外围设备包括具有比集成电路设备上的输入 - 输出连接更多的输入的至少一个可配置逻辑单元外围设备。 在一些实施例中，输入包括来自一个或多个集成电路子系统的一个或多个输入。