公开(公告)号：JP2010282637A

公开(公告)日：2010-12-16

申请号：JP2010157075

申请日：2010-07-09

Applicant: Qualcomm Inc ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

Inventor： SIH GILBERT C ,  ZOU QUIZHEN ,  JHA SANJAY K ,  KANG INYUP ,  LIN JIAN ,  MOTIWALA QUAEED ,  JOHN DEEPU ,  ZHANG LI ,  ZHANG HAITAO ,  LEE WAY-SHING ,  SAKAMAKI CHARLES E ,  KANTAK PRASHANT A

IPC: G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/08 ,  G06F13/16 ,  G06F15/78

CPC classification number: G06F12/0886 ,  G06F9/30036 ,  G06F9/30105 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/30149 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3885 ,  G06F9/3893 ,  G06F15/7807

Abstract: PROBLEM TO BE SOLVED: To provide a digital signal processor which enhances performance and availability. SOLUTION: A DSP includes a set of three data buses over which data may be exchanged with a register bank 120 and three data memories 102, 103 and 104. The register bank 120 may be used that includes registers accessible by at least two processing units 128 and 130. An instruction fetch unit 156 may include that receives instructions of variable length stored in an instruction memory 152. The instruction memory 152 may be separated from the set of three data memories 102, 103 and 104. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种提高性能和可用性的数字信号处理器。 解决方案：DSP包括一组三条数据总线，数据可以通过该组三个数据总线与寄存器组120和三个数据存储器102,103和104进行交换。可以使用寄存器组120，其包括可由至少两个 处理单元128和130.指令提取单元156可以包括接收存储在指令存储器152中的可变长度的指令。指令存储器152可以与三组数据存储器102,103和104分离。 ：（C）2011，JPO＆INPIT

公开(公告)号：CA2324219C

公开(公告)日：2011-05-10

申请号：CA2324219

申请日：1999-03-04

Applicant: QUALCOMM INC

Inventor： SIH GILBERT C ,  ZOU QUIZHEN ,  JHA SANJAY K ,  LIN JIAN ,  MOTIWALA QUAEED ,  JOHN DEEPU ,  ZHANG LI ,  ZHANG HAITAO ,  LEE WAY-SHING ,  SAKAMAKI CHARLES E ,  KANTAK PRASHANT A ,  KANG INYUP

IPC: G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/08 ,  G06F12/0886 ,  G06F15/78

Abstract: A circuit for digital signal processing calls for the use of a variable length instruction set. An exemplary DSP includes a set of three data buses (108, 110, 112) over which data may be exchanged with a register bank (120) and three data memories (102, 103, 104). A register bank (120) may be used that has registers accessible by at least two processing units (128, 130). An instruction fetch unit (156) may be included that receives instructions of variable length stored in an instruction memory (152). The instruction memory (152) may be separate from the set of three data memories (102, 103, 104).

公开(公告)号：BRPI0407577A

公开(公告)日：2006-03-01

申请号：BRPI0407577

申请日：2004-02-17

Applicant: QUALCOMM INC

Inventor： VIJAYAN RAJIV ,  AGRAWAL AVENEESH ,  JHA SANJAY K

IPC: H04B7/005 ,  H04L5/02 ,  H04L27/26 ,  H04W52/34 ,  H04W72/04 ,  C07D473/04 ,  C07D473/00 ,  C07D473/06 ,  C07D473/08

公开(公告)号：HK1035594A1

公开(公告)日：2001-11-30

申请号：HK01106221

申请日：2001-09-04

Applicant: QUALCOMM INC

Inventor： SIH GILBERT C ,  ZOU QUIZHEN ,  JHA SANJAY K ,  KANG INYUP ,  LIN JIAN ,  MOTIWALA QUAEED ,  JOHN DEEPU ,  ZHANG LI ,  ZHANG HAITAO ,  LEE WAY-SHING ,  SAKAMAKI CHARLES E ,  KANTAK PRASHANT A

IPC: G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/08 ,  G06F12/0886 ,  G06F15/78

Abstract: A circuit for digital signal processing calls for the use of a variable length instruction set. An exemplary DSP includes a set of three data buses (108, 110, 112) over which data may be exchanged with a register bank (120) and three data memories (102, 103, 104). A register bank (120) may be used that has registers accessible by at least two processing units (128, 130). An instruction fetch unit (156) may be included that receives instructions of variable length stored in an instruction memory (152). The instruction memory (152) may be separate from the set of three data memories (102, 103, 104).

公开(公告)号：AU2986099A

公开(公告)日：1999-10-11

申请号：AU2986099

申请日：1999-03-04

Applicant: QUALCOMM INC

Inventor： SIH GILBERT C ,  ZOU QUIZHEN ,  JHA SANJAY K ,  KANG INYUP ,  LIN JIAN ,  MOTIWALA QUAEED ,  JOHN DEEPU ,  ZHANG LI ,  ZHANG HAITAO ,  LEE WAY-SHING ,  SAKAMAKI CHARLES E ,  KANTAK PRASHANT A

IPC: G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/08 ,  G06F12/0886 ,  G06F15/78

Abstract: A circuit for digital signal processing calls for the use of a variable length instruction set. An exemplary DSP includes a set of three data buses (108, 110, 112) over which data may be exchanged with a register bank (120) and three data memories (102, 103, 104). A register bank (120) may be used that has registers accessible by at least two processing units (128, 130). An instruction fetch unit (156) may be included that receives instructions of variable length stored in an instruction memory (152). The instruction memory (152) may be separate from the set of three data memories (102, 103, 104).

公开(公告)号：CA2324219A1

公开(公告)日：1999-09-23

申请号：CA2324219

申请日：1999-03-04

Applicant: QUALCOMM INC

Inventor： SAKAMAKI CHARLES E ,  KANTAK PRASHANT A ,  SIH GILBERT C ,  LEE WAY-SHING ,  ZHANG HAITAO ,  ZHANG LI ,  JOHN DEEPU ,  ZOU QUIZHEN ,  JHA SANJAY K ,  KANG INYUP ,  LIN JIAN ,  MOTIWALA QUAEED

IPC: G06F9/30 ,  G06F9/32 ,  G06F9/38 ,  G06F12/08 ,  G06F12/0886 ,  G06F15/78

Abstract: A circuit for digital signal processing calls for the use of a variable length instruction set. An exemplary DSP includes a set of three data buses (108, 110, 112) over which data may be exchanged with a register bank (120) and three data memories (102, 103, 104). A register bank (120) may be used that has registers accessible by at least two processing units (128, 130). An instruction fetch unit (156) may be included that receives instructions of variable length stored in an instruction memory (152). The instruction memory (152) may be separate from the set of three data memories (102, 103, 104).

公开(公告)号：ES2685420T3

公开(公告)日：2018-10-09

申请号：ES06784842

申请日：2006-06-13

Applicant: QUALCOMM INC

Inventor： JHA SANJAY K ,  ABDI BEHROOZ L ,  SCOTT CLIFTON EUGENE ,  FOK KENNY ,  CASSETT TIA ,  HWANG JIHYUN

IPC: G06F9/445 ,  G06F11/14 ,  H04W8/22 ,  H04W24/00

Abstract: Un dispositivo de comunicación inalámbrica (12) que comprende: una plataforma informática (13) que tiene 5 firmware (14); y un módulo de verificación de firmware (20) operable para ejecutar una configuración de verificación (65) para recopilar información de firmware (47), en el que la información de firmware es indicativa de una integridad del firmware (14), en el que se recibe la configuración de verificación (65) de otro dispositivo informático (40) a través de una red inalámbrica, y en el que la configuración de verificación (65) comprende además un resultado de verificación predeterminado (37) seleccionado para el dispositivo inalámbrico (12), en el que la configuración de verificación (65) comprende además un esquema de verificación (89), y en el que el módulo de verificación de firmware (20) puede funcionar además para ejecutar el esquema de verificación (89) en el firmware para generar un resultado de prueba de verificación (47), en el que el resultado de prueba de verificación (47) es indicativo de la integridad del firmware, y en el que el módulo de verificación de firmware es operable para comparar el resultado de verificación predeterminado (37) con el resultado de prueba de verificación generado (47) para determinar la integridad del firmware (14), en el que el módulo de verificación de firmware (20) puede funcionar para controlar el dispositivo inalámbrico (12) en caso de que se descubra un firmware incorrecto o alterado impidiendo la capacidad del dispositivo inalámbrico (12) para comunicarse con la red inalámbrica (42).

公开(公告)号：HUE030852T2

公开(公告)日：2017-06-28

申请号：HUE03759641

申请日：2003-10-01

Applicant: QUALCOMM INC

Inventor： GLAZKO SERGUEI ,  JHA SANJAY K ,  JACOBS PAUL

IPC: H04W64/00 ,  G01S19/06

公开(公告)号：BRPI0612092A2

公开(公告)日：2010-10-19

申请号：BRPI0612092

申请日：2006-06-06

Applicant: QUALCOMM INC

Inventor： JHA SANJAY K ,  ABDI BEHROOZ L ,  SCOTT CLIFTON EUGENE ,  FOK KENNY ,  CASSETT TIA MANNING ,  HWANG JI-HYUN

IPC: G07F19/00 ,  H04W12/12

Abstract: Detection and management methods and apparatus for wireless devices may include an executable instruction authorization module operable to scan executable instructions on a wireless device, generate a log indicative of a virus or otherwise unauthorized executable instructions based on a received authorization configuration, and forward the log to a user manager. The user manager may be operable to analyze the log and generate an authorization report which may be viewable by an operator to determine the disposition of unauthorized executable instructions. At least one of the executable instruction authorization module, the user manager, and the operator may be operable to generate a control command operable to delete, or otherwise disable, unauthorized executable instructions on the wireless device, or to restore the executable instructions on the wireless device.

公开(公告)号：AR043221A1

公开(公告)日：2005-07-20

申请号：ARP040100506

申请日：2004-02-18

Applicant: QUALCOMM INC

Inventor： VIJAYAN RAJIV ,  AGRAWAL AVNEESH ,  JHA SANJAY K

IPC: H04B7/005 ,  H04L5/02 ,  H04L27/26 ,  H04W52/34 ,  H04W72/04 ,  H04J13/00

Abstract: Técnicas para administrar la PAPR (relación entre la potencia pico y la potencia promedia) para la modulación de múltiples portadores en los sistemas de comunicaciones inalámbricas. Las diferentes terminales en un sistema de acceso múltiple pueden requerir diferentes potencias para transmitir. La cantidad de portadores a ser asignados a cada uno de las terminales es hecha dependiente de su potencia de transmisión requerida. A las terminales que requieran una mayor potencia para transmitir es posible asignarles una cantidad menor de portadores (asociada con una menor PAPR) de manera de permitir que el amplificador de la potencia opere con mayores niveles de potencia. A las terminales que requieran menores potencias de transmisión puede ser asignada una cantidad mayor de portadores (asociada con una mayor PAPR) ya que el amplificador de la potencia es operado con menores niveles de potencia. Los portadores específicos a ser asignados a las terminales también pueden ser determinados mediante los niveles de potencia de transmisión a afectos de reducir las emisiones fuera de banda. A las terminales que requieran mayores potencias de transmisión pueden asignárseles portadores cerca del medio de la banda operativa, y a las terminales que requieran menores potencias de transmisión pueden asignárseles portadores cerca de los bordes de la banda.