-
公开(公告)号：WO2011089178A3
公开(公告)日：2011-09-29
申请号：PCT/EP2011050739
申请日：2011-01-20
Applicant: ST MICROELECTRONICS CROLLES 2 , CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
Inventor： CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
IPC: H01L21/02 , G11C11/401 , H01L21/8242 , H01L23/522 , H01L27/02 , H01L27/108
CPC classification number: H01L27/10882 , G11C11/404 , G11C11/4094 , H01L23/5223 , H01L27/0207 , H01L27/10814 , H01L27/10852 , H01L27/10885 , H01L27/10891 , H01L27/10894 , H01L27/10897 , H01L28/91 , H01L2924/0002 , H01L2924/00
Abstract: The integrated circuit comprises a DRAM memory device (DM) comprising at least one memory cell (CEL) including a transistor (TR) having a first electrode (E1), a second electrode (E2) and a control electrode (EC), and a capacitor (CDS) coupled to said first electrode, and at least one electrically conductive line (BLT, BLC) coupled to the second electrode and at least one second electrically conductive line (WL) coupled to the control electrode, said electrically conductive lines (BLT, BLC, WL) being located between the transistor (TR) and the capacitor (CDS). The capacitor can be provided above the fifth metal level.
Abstract translation: 集成电路包括DRAM存储器件（DM），其包括至少一个包括具有第一电极（E1），第二电极（E2）和控制电极（EC））的晶体管（TR）的存储单元（CEL） 耦合到所述第一电极的电容器（CDS）和耦合到所述第二电极的至少一个导电线（BLT，BLC）和耦合到所述控制电极的至少一个第二导电线（WL），所述导电线 ，BLC，WL）位于晶体管（TR）和电容器（CDS）之间。 电容器可以设置在第五金属层上方。
-
公开(公告)号：FR3085246A1
公开(公告)日：2020-02-28
申请号：FR1857618
申请日：2018-08-23
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MALINGE PIERRE , LALANNE FREDERIC
IPC: H01L27/146 , H04N5/335
Abstract: Capteur d'images intégré (DIS) adapté à un mode de commande dit à obturation globale comportant une matrice de pixels dans laquelle chaque pixel (PX) comporte une première partie de circuit (P1) apte à intégrer et stocker à l'abri de la lumière des électrons issus d'une illumination (LX) de la matrice de façon à former un premier signal, une deuxième partie de circuit (P2) apte à intégrer les trous issus de ladite illumination (LX) de façon à former un deuxième signal et apte à stocker le deuxième signal à l'abri de la lumière, et une troisième partie de circuit (P3) apte à lire le premier signal et le deuxième signal, et apte à réaliser des opérations de combinaisons entre le premier signal et le deuxième signal afin de générer un signal combiné, l'ensemble des signaux combinés étant destiné à former une image.
-
公开(公告)号：FR3109841B1
公开(公告)日：2022-07-15
申请号：FR2004324
申请日：2020-04-30
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： RODRIGUES GONCALVES BORIS , LALANNE FREDERIC
IPC: H01L27/146
Abstract: Pixel comprenant une zone de stockage de charges La présente description concerne un pixel (100) comprenant une zone de photoconversion (PD), une électrode verticale isolée (114) et au moins une zone de stockage de charges (mem1, mem2), la zone de photoconversion (PD) appartenant à une première partie d'un substrat semiconducteur et chaque zone de stockage de charges (mem1, mem2) appartenant à une deuxième partie du substrat séparée physiquement de la première partie du substrat par l'électrode (114). Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3109841A1
公开(公告)日：2021-11-05
申请号：FR2004324
申请日：2020-04-30
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： RODRIGUES GONCALVES BORIS , LALANNE FREDERIC
IPC: H01L27/146
Abstract: Pixel comprenant une zone de stockage de charges La présente description concerne un pixel (100) comprenant une zone de photoconversion (PD), une électrode verticale isolée (114) et au moins une zone de stockage de charges (mem1, mem2), la zone de photoconversion (PD) appartenant à une première partie d'un substrat semiconducteur et chaque zone de stockage de charges (mem1, mem2) appartenant à une deuxième partie du substrat séparée physiquement de la première partie du substrat par l'électrode (114). Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3085246B1
公开(公告)日：2020-09-18
申请号：FR1857618
申请日：2018-08-23
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MALINGE PIERRE , LALANNE FREDERIC
IPC: H01L27/146 , H04N5/335
Abstract: Capteur d'images intégré (DIS) adapté à un mode de commande dit à obturation globale comportant une matrice de pixels dans laquelle chaque pixel (PX) comporte une première partie de circuit (P1) apte à intégrer et stocker à l'abri de la lumière des électrons issus d'une illumination (LX) de la matrice de façon à former un premier signal, une deuxième partie de circuit (P2) apte à intégrer les trous issus de ladite illumination (LX) de façon à former un deuxième signal et apte à stocker le deuxième signal à l'abri de la lumière, et une troisième partie de circuit (P3) apte à lire le premier signal et le deuxième signal, et apte à réaliser des opérations de combinaisons entre le premier signal et le deuxième signal afin de générer un signal combiné, l'ensemble des signaux combinés étant destiné à former une image.
-
Patent Agency Ranking
公开(公告)号：FR3091787A1
公开(公告)日：2020-07-17
申请号：FR1900323
申请日：2019-01-14
Inventor： GAY LAURENT , LALANNE FREDERIC , HENRION YANN , GUYADER FRANÇOIS , FONTENEAU PASCAL , SEIGNARD AURÉLIEN
IPC: H01L31/18 , H01L27/146
Abstract: Capteur d'images à éclairement par la face arrière La présente description concerne un procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice et comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; b) graver, depuis la face arrière, une partie de l'épaisseur de la couche semiconductrice (101) et de ladite région (105c) de façon sélective par rapport aux parois isolantes (105a, 105b) ; c) déposer une couche diélectrique de passivation (107) sur la face arrière de la structure ; et d) retirer localement la couche de passivation (107) en vis-à-vis des parois isolantes (105a, 105b). Figure pour l'abrégé : Fig. 10
-
公开(公告)号：FR3077927A1
公开(公告)日：2019-08-16
申请号：FR1851203
申请日：2018-02-13
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： LALANNE FREDERIC , GAY LAURENT , FONTENEAU PASCAL , HENRION YANN , GUYADER FRANCOIS
IPC: H01L27/148
Abstract: L'invention concerne un procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) ayant une face avant et une face arrière, et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice, le mur d'isolation capacitif comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; et b) graver, depuis la face arrière de ladite structure, une partie de l'épaisseur de la couche semiconductrice (101) et de la région (105c) en un matériau conducteur ou semiconducteur, de façon sélective par rapport aux parois isolantes (105a, 105b).
-
公开(公告)号：FR2971887B1
公开(公告)日：2013-02-22
申请号：FR1151318
申请日：2011-02-17
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： MICHELOT JULIEN , ROY FRANCOIS , LALANNE FREDERIC
IPC: H01L27/146
-
公开(公告)号：FR2955419B1
公开(公告)日：2012-07-13
申请号：FR1050391
申请日：2010-01-21
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
-
公开(公告)号：FR2955419A1
公开(公告)日：2011-07-22
申请号：FR1050391
申请日：2010-01-21
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
Abstract: Le circuit intégré comprend un dispositif de mémoire du type DRAM (DM) comportant au moins un point-mémoire (CEL) incluant un transistor (TR) possédant une première électrode (E1), une deuxième électrode (E2) et une électrode de commande (EC), et un condensateur (CDS) couplé à ladite première électrode, et au moins une première ligne électriquement conductrice (BLT, BLC) couplée à la deuxième électrode et au moins une deuxième ligne électriquement conductrice (WL) couplée à l'électrode de commande, lesdites lignes électriquement conductrices (BLT, BLC, WL) étant disposées entre le transistor (TR) et le condensateur (CDS).
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.026 seconds)
