公开(公告)号：WO2005059978A3

公开(公告)日：2005-08-18

申请号：PCT/FR2004050713

申请日：2004-12-16

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  BENSAHEL DANIEL ,  CAMPIDELLI YVES ,  KERMARREC OLIVIER

Inventor： BENSAHEL DANIEL ,  CAMPIDELLI YVES ,  KERMARREC OLIVIER

IPC: G02B5/18 ,  G02B27/44 ,  H01L21/20 ,  H01L29/04 ,  H01L31/0352

CPC classification number: H01L29/04 ,  B82Y10/00 ,  G02B1/02 ,  G02B5/18 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/02513 ,  H01L21/02532 ,  H01L31/0352 ,  Y10T428/29

Abstract: The invention relates to a single-crystal layer of a first semiconductor material (5) comprising single-crystal nanostructures of a second semiconductor material (3), said nanostructures being distributed in a regular crystallographic network with a centred tetragonal prism.

Abstract translation: 本发明涉及包括第二半导体材料（3）的单晶纳米结构的第一半导体材料（5）的单晶层，所述纳米结构分布在具有中心四棱柱的规则晶体网络中。

公开(公告)号：FR2973566A1

公开(公告)日：2012-10-05

申请号：FR1152821

申请日：2011-04-01

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  PELLISSIER-TANON DENIS ,  LOUBET NICOLAS

IPC: H01L21/8232 ,  H01L21/205

Abstract: Procédé comprenant : (a) une épitaxie d'une couche d'un matériau semi-conducteur sur une structure semi-conductrice monocristalline (S,D) et sur une structure semi-conductrice polycristalline (G), (b) une gravure de ladite couche épitaxiée de manière à conserver une épaisseur non nulle dudit matériau sur la structure monocristalline (S,D) et une épaisseur nulle sur la structure polycristalline (G), (c) au moins une répétition de l'étape (a) avec le même matériau ou un matériau différent, lesdites structures monocristallines (S,D) et polycristallines (G) étant respectivement celles obtenues à l'issue de l'étape (b) précédente, et au moins une répétition de l'étape (b), jusqu'à obtenir une épaisseur désirée (EE) pour l'empilement de couches épitaxiées sur ladite structure monocristalline (S,D).

公开(公告)号：FR2952225A1

公开(公告)日：2011-05-06

申请号：FR0957769

申请日：2009-11-03

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  LOUBET NICOLAS

IPC: H01L21/335 ,  H01L21/8238 ,  H01L29/78

Abstract: L'invention concerne un procédé de formation de transistors MOS, comprenant les étapes suivantes : former des tranchées isolantes (42) dans un substrat de silicium (40), lesdites tranchées délimitant des premières et des secondes zones actives (TN, Tp) ; graver une portion supérieure des premières zones actives (Tp) ; épitaxier une couche de silicium-germanium (48) dans les portions gravées ; et former des grilles de transistors PMOS (52) sur les premières zones actives et des grilles de transistors NMOS (50) sur les secondes zones actives (TN), les grilles de transistors PMOS et les grilles de transistors NMOS étant constituées d'empilements métalliques (22, 24) d'épaisseurs différentes qui s'étendent sur une région isolante à forte constante diélectrique (18, 20), la profondeur de gravure et l'épaisseur de la couche de silicium-germanium étant telles que les niveaux des surfaces des grilles des transistors NMOS et des grilles des transistors PMOS sont ajustés de façon prédéterminée.

公开(公告)号：FR2981502A1

公开(公告)日：2013-04-19

申请号：FR1159404

申请日：2011-10-18

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  AIT FQIR ALI-GUERRY ZAHRA ,  CAMPIDELLI YVES ,  PELLISSIER-TANON DENIS

IPC: H01L21/76

Abstract: Procédé de réalisation d'au moins une tranchée d'isolation profonde (TI1, TI2, TI3) au sein d'un support semi-conducteur (SC) comprenant du silicium et ayant une face avant (F), ledit procédé comprenant : - une formation d'au moins une cavité (CV) dans le support semi-conducteur à partir de la face avant, - un dépôt conforme d'atomes dopants (SD1, SD2, SD3) sur les parois de la cavité, - une formation au voisinage des parois de la cavité d'une région de silicium dopé à partir desdits atomes dopants, - un remplissage de la cavité par un matériau de comblement de manière à former ladite au moins une tranchée d'isolation profonde.

公开(公告)号：FR2978602A1

公开(公告)日：2013-02-01

申请号：FR1156990

申请日：2011-07-29

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  IBM

Inventor： DUTARTRE DIDIER ,  BREIL NICOLAS ,  CAMPIDELLI YVES ,  GOURHANT OLIVIER

IPC: H01L21/205 ,  H01L21/822

Abstract: L'invention concerne un procédé de dépôt d'une couche d'oxyde de silicium (32) sur un substrat comprenant une région de silicium et une région de silicium-germanium, comprenant les étapes suivantes : former une couche très mince de silicium (30) d'une épaisseur de 0,1 à 1 nm au-dessus du silicium-germanium ; et déposer une couche d'oxyde de silicium (32) sur le substrat.

公开(公告)号：FR2952225B1

公开(公告)日：2012-03-23

申请号：FR0957769

申请日：2009-11-03

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  LOUBET NICOLAS

IPC: H01L21/335 ,  H01L21/8238 ,  H01L29/78

公开(公告)号：FR3012258A1

公开(公告)日：2015-04-24

申请号：FR1360303

申请日：2013-10-23

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： BARGE DAVID ,  GARNIER PHILIPPE ,  CAMPIDELLI YVES

IPC: H01L21/77 ,  H01L21/335 ,  H01L21/8234 ,  H01L27/12

Abstract: Circuit intégré comprenant au moins un transistor du type NMOS (TRN) et au moins un transistor du type PMOS (TRP) sur respectivement des zones différentes (10, 11) d'un substrat du type silicium sur isolant, chaque transistor (TRP, TRN) comprenant au dessus du substrat une région de grille (RGP, RGN) deux régions isolantes latérales multicouches (40-42, 50-52) s'appuyant respectivement sur deux flancs de la région de grille, reposant sur le substrat et comportant chacune une portion inclinée (44, 54) s'évasant en s'éloignant du substrat, une région de source et une région de drain comportant chacune un bloc semiconducteur (6, 8) reposant sur le substrat, séparé du flanc correspondant de la région de grille par la région isolante latérale correspondante et possédant une portion inclinée (60, 80) s'appuyant sur la portion inclinée (44, 54) de ladite région latérale isolante.

公开(公告)号：FR2896338A1

公开(公告)日：2007-07-20

申请号：FR0600414

申请日：2006-01-17

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： KERMARREC OLIVIER ,  CAMPIDELLI YVES ,  PIN GUILLAUME

IPC: H01L21/20 ,  C30B33/00 ,  H01L21/30 ,  H01L21/762

Abstract: Le procédé concerne la réalisation d'une couche d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau présentant au moins une ouverture exposant une portion de surface d'un troisième matériau monocristallin 1. Le procédé comprend ainsi les étapes de :a) formation d'une première couche 4 partiellement cristalline dudit premier matériau sur ladite portion de surface du troisième matériau 1, puisb) formation d'une seconde couche 5 amorphe ou partiellement cristalline du premier matériau sur ladite première couche 4 partiellement cristalline du premier matériau et sur une partie du deuxième matériau située autour de ladite ouverture, etc) recuit de recristallisation du premier matériau.

公开(公告)号：FR2896338B1

公开(公告)日：2008-04-18

申请号：FR0600414

申请日：2006-01-17

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： KERMARREC OLIVIER ,  CAMPIDELLI YVES ,  PIN GUILLAUME

IPC: H01L21/20 ,  C30B33/00 ,  H01L21/30 ,  H01L21/762

公开(公告)号：FR2896337A1

公开(公告)日：2007-07-20

申请号：FR0600413

申请日：2006-01-17

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： KERMARREC OLIVIER ,  CAMPIDELLI YVES

IPC: H01L21/20 ,  C30B25/18 ,  H01L21/762

Abstract: Le procédé concerne la réalisation d'une couche d'un premier matériau monocristallin sur un deuxième matériau, ledit deuxième matériau étant situé entre au moins deux portions 3, 4 de surface d'un troisième matériau monocristallin 1, dans lequel :a) on forme une couche monocristalline dudit premier matériau sur chacune desdites deux portions 3, 4 de surface du troisième matériau 1, puisb) on fait croître par épitaxie la couche monocristalline du premier matériau formée sur chacune desdites deux portions 3, 4 de surface du troisième matériau 1, jusqu'au moins l'obtention d'un recouvrement par le premier matériau, du deuxième matériau 2 situé entre lesdites deux portions 3, 4 de surface du troisième matériau 1, etc) on réalise un recuit.