中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

82 records (took 0.033 seconds)

    PROCEDE DE DEPOT PAR EPITAXIE EN PHASE GAZEUSE
    1.
    发明专利
    PROCEDE DE DEPOT PAR EPITAXIE EN PHASE GAZEUSE 未知

    公开(公告)号：FR3057102A1

    公开(公告)日：2018-04-06

    申请号：FR1659611

    申请日：2016-10-05

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： DUTARTRE DIDIER ,  PAREDES-SAEZ VICTORIEN

    IPC: H01L21/205

    Abstract: L'invention concerne un Procédé de dépôt par épitaxie en phase gazeuse de silicium, de germanium ou de silicium-germanium sur une surface (35) semiconductrice monocristalline d'un substrat, ce procédé comprenant des étapes successives suivantes : disposer le substrat dans un réacteur d'épitaxie balayé par un gaz porteur ; porter la température du substrat à une première valeur ; introduire, pendant une première durée, au moins un premier gaz précurseur du silicium et/ou un gaz précurseur du germanium ; et réduire la température du substrat à une deuxième valeur, le procédé comprenant, à la fin de la première durée, le maintien de 1'introduction du premier gaz précurseur du silicium et/ou l'introduction d'un deuxième gaz précurseur du silicium, lesdits gaz ayant une pression partielle adaptée à former une couche de silicium ayant une épaisseur inférieure à 0, 5 nm.

    PROCEDE DE FORMATION D'UN TRANSISTOR MOS A CANAL EN SILICIUM-GERMANIUM
    7.
    发明专利
    PROCEDE DE FORMATION D'UN TRANSISTOR MOS A CANAL EN SILICIUM-GERMANIUM 未知

    公开(公告)号：FR2952225A1

    公开(公告)日：2011-05-06

    申请号：FR0957769

    申请日：2009-11-03

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

    Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  LOUBET NICOLAS

    IPC: H01L21/335 ,  H01L21/8238 ,  H01L29/78

    Abstract: L'invention concerne un procédé de formation de transistors MOS, comprenant les étapes suivantes : former des tranchées isolantes (42) dans un substrat de silicium (40), lesdites tranchées délimitant des premières et des secondes zones actives (TN, Tp) ; graver une portion supérieure des premières zones actives (Tp) ; épitaxier une couche de silicium-germanium (48) dans les portions gravées ; et former des grilles de transistors PMOS (52) sur les premières zones actives et des grilles de transistors NMOS (50) sur les secondes zones actives (TN), les grilles de transistors PMOS et les grilles de transistors NMOS étant constituées d'empilements métalliques (22, 24) d'épaisseurs différentes qui s'étendent sur une région isolante à forte constante diélectrique (18, 20), la profondeur de gravure et l'épaisseur de la couche de silicium-germanium étant telles que les niveaux des surfaces des grilles des transistors NMOS et des grilles des transistors PMOS sont ajustés de façon prédéterminée.

    8.
    发明专利
    未知

    公开(公告)号：DE602007004139D1

    公开(公告)日：2010-02-25

    申请号：DE602007004139

    申请日：2007-03-16

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

    Inventor： MONFRAY STEPHANE ,  SKOTNICKI THOMAS ,  DUTARTRE DIDIER ,  TALBOT ALEXANDRE

    IPC: H01L29/786

    Abstract: The method involves forming an intermediate semiconductor layer (6) above a substrate (2), where the layer contains an alloy of silicon and germanium. Source, drain and insulated gate regions (11,12,9) of a MOS transistor are formed above the semiconductor layer. The semiconductor layer is oxidized from a lower surface of the layer for increasing concentration of germanium in a channel of the transistor.

    9.
    发明专利
    未知

    公开(公告)号：FR2915023B1

    公开(公告)日：2009-07-17

    申请号：FR0702696

    申请日：2007-04-13

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

    Inventor： DUTARTRE DIDIER ,  CORONEL PHILIPPE ,  LOUBET NICOLAS

    IPC: H01L21/48 ,  H01L21/20

    Abstract: Metal contacts are self-positioned on a wafer of semiconductor product. Respective placement areas for a metal contact are determined by a selective deposition of a growth material over a region of the substrate surface (for example, through epitaxial growth). The growth material is surrounded by an insulating material. The grown material is then removed to form a void in the insulating material which coincides with the desired location of the metal contact. This removal of the grown material exposes the region on the substrate surface. Conductive material is then deposited to fill the void and thus form the metal contact directly with the region of the substrate surface.

Patent Agency Ranking