公开(公告)号：FR2879344B1

公开(公告)日：2007-03-16

申请号：FR0413199

申请日：2004-12-10

Applicant: ST MICROELECTRONICS SA

Inventor： BOUCHE GUILLAUME ,  GIRAUDIN JEAN CHRISTOPHE

IPC: H01L21/02 ,  H01L21/28 ,  H01L27/06

公开(公告)号：FR2884645B1

公开(公告)日：2007-08-10

申请号：FR0503893

申请日：2005-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： JAGUENEAU THIERRY ,  GIRAUDIN JEAN CHRISTOPHE ,  ROSSATO CHRISTINE

IPC: H01L21/02 ,  H01L21/768 ,  H01L27/06

Abstract: The method involves forming interconnection levels, incorporating metallization levels covered with a dielectric material. Three dimensional and planar capacitors with parts extending only within interconnection levels are formed. The capacitors are formed before the formation of the interconnection levels. Upper metal layers are photo-etched to form an upper electrode of the capacitors. The parts are covered with an insulating protective layer (8) before the formation of the metallization levels. A lower electrode (4a), a dielectric layer and the layer (8) are simultaneously photo-etched.

公开(公告)号：FR2885452A1

公开(公告)日：2006-11-10

申请号：FR0504536

申请日：2005-05-04

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： GIRAUDIN JEAN CHRISTOPHE ,  FIORI VINCENT ,  DELPECH PHILIPPE

IPC: H01L27/06 ,  H01L21/02

Abstract: Circuit intégré comprenant au moins un condensateur 6 formé sur une couche 1 munie d'au moins une tranchée 2, ledit condensateur 6, muni d'une couche diélectrique 4 séparant deux électrodes 3,5, épousant la forme de la tranchée 2, le condensateur 6 laissant subsister une partie 2d de la tranchée 2 et en ce qu'un matériau 7,8 susceptible d'absorber les contraintes liées aux déplacements des parois de la tranchée est disposé dans ladite partie 2d de la tranchée 2.

公开(公告)号：FR2884645A1

公开(公告)日：2006-10-20

申请号：FR0503893

申请日：2005-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： JAGUENEAU THIERRY ,  GIRAUDIN JEAN CHRISTOPHE ,  ROSSATO CHRISTINE

IPC: H01L21/02 ,  H01L21/768 ,  H01L27/06

Abstract: L'invention porte sur un procédé de réalisation d'un circuit intégré (CI), comprenant la réalisation de niveaux d'interconnexions incorporant chacun un niveau de métallisation recouvert d'un matériau isolant et la réalisation d'au moins un condensateur possédant au moins une partie s'étendant au sein d'un seul niveau d'interconnexion, ainsi que la réalisation dudit condensateur avant la réalisation ledit niveau d'interconnexions et le recouvrement de ladite partie dudit condensateur d'une couche de protection isolante (8) avant de réaliser le niveau de métallisation dudit niveau d'interconnexions, ainsi qu'un circuit intégré comprenant un tel condensateur.

公开(公告)号：FR2914498A1

公开(公告)日：2008-10-03

申请号：FR0754216

申请日：2007-04-02

Applicant: ST MICROELECTRONICS SA

Inventor： CREMER SEBASTIEN ,  GIRAUDIN JEAN CHRISTOPHE ,  SERRET EMMANUELLE

IPC: H01L27/06 ,  H01G4/33 ,  H01L21/02 ,  H01L29/92

Abstract: L'invention concerne le domaine de la microélectronique et en particulier celui des condensateurs MIM (« MIM » pour Métal-Isolant-Métal) à 2 ou 3 dimensions dans les circuits intégrés. Elle prévoit la réalisation d'un circuit intégré formé à partir d'un substrat et comprenant plusieurs niveaux métalliques d'interconnexion dans lequel, dans un même plan parallèle au plan principal du substrat figure une pluralité de lignes métalliques d'interconnexion horizontales épaisses, ainsi qu'un ou plusieurs condensateurs MIM doté d'armatures métalliques orthogonales au plan principal du substrat.

公开(公告)号：FR2911006A1

公开(公告)日：2008-07-04

申请号：FR0700026

申请日：2007-01-03

Applicant: ST MICROELECTRONICS SA

Inventor： GIRAUDIN JEAN CHRISTOPHE ,  DELPECH PHILIPPE ,  SEILLER JACKY

IPC: H01L27/02 ,  H01L21/02 ,  H01L21/60 ,  H01L23/52

Abstract: Une puce de circuit électronique intégré ccmprend une inductance (1) qui est disposée par dessus une couche (106) de protection de niveaux de métallisation de la puce (102-105). L'inductance peut alors être épaisse, selon une direction (N) perpendiculaire à une surface d'un substrat de la puce (100). L'inductance présente alors une résistance électrique réduite et peut avoir un coefficient de qualité élevé. En outre, une inductance selon l'invention peut être réalisée en même temps que des plots de connexion de la puce (19) à un support de puce selon la technologie « flip-chip ».

公开(公告)号：FR2879344A1

公开(公告)日：2006-06-16

申请号：FR0413199

申请日：2004-12-10

Applicant: ST MICROELECTRONICS SA

Inventor： BOUCHE GUILLAUME ,  GIRAUDIN JEAN CHRISTOPHE

IPC: H01L21/02 ,  H01L21/28 ,  H01L27/06

Abstract: Un procédé de réalisation d'un condensateur intégré à un circuit électronique comprend la formation d'une tranchée (T) dans un substrat (100), au travers d'une portion conductrice (1) similaire à une grille de transistor MOS. Des couches alternativement conductrice (5), isolante (6) et conductrice (7) sont déposées à l'intérieur de la tranchée (T), pour former une armature inférieure, un diélectrique et une armature supérieure du condensateur. La portion conductrice (1) permet de connecter électriquement l'armature inférieure à d'autres composants électroniques du circuit, sans surcoût par rapport à la connexion de transistors du circuit.

公开(公告)号：FR2884646B1

公开(公告)日：2007-09-14

申请号：FR0503894

申请日：2005-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： GIRAUDIN JEAN CHRISTOPHE ,  CREMER SEBASTIEN ,  DELPECH PHILIPPE

IPC: H01L21/02 ,  H01G4/33 ,  H01L27/06

Abstract: A capacitor fabricated, within an integrated circuit, has at least two capacitive trenches extending within a dielectric material. A metal layer is produced which is embedded in the dielectric material. To form the capacitor, the dielectric material is etched, with etching stopped at the metal layer so as to form the trenches. A layer of conductive material forming the lower electrode of the capacitor is then deposited at least on the sidewalls of the trenches and in contact with the metal layer. A dielectric layer is then deposited within the trenches. A layer of conductive material forming the upper electrode of the capacitor is then deposited within the trenches.

公开(公告)号：FR2894066A1

公开(公告)日：2007-06-01

申请号：FR0512159

申请日：2005-11-30

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS CROLLES SAS

Inventor： BAJOLET AURELIE ,  GIRAUDIN JEAN CHRISTOPHE ,  LEVERD FRANCOIS

IPC: H01L21/02 ,  H01L27/108

Abstract: Le procédé comprend une phase de réalisation de tranchées et une phase de formation des éléments (8, 9, 10) du condensateur (CD) dans la tranchée correspondante. La phase de réalisation des tranchées comprend une succession de cycles qui comprennent chacun une gravure plasma et une passivation par plasma. La phase de formation des éléments (8, 9, 10) du condensateur (CD) dans la tranchée comprend un dépôt conforme sur les parois de la tranchée, et de manière préférentielle se fait par dépôt par couches atomiques.

公开(公告)号：FR2884646A1

公开(公告)日：2006-10-20

申请号：FR0503894

申请日：2005-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： GIRAUDIN JEAN CHRISTOPHE ,  CREMER SEBASTIEN ,  DELPECH PHILIPPE

IPC: H01L21/02 ,  H01G4/33 ,  H01L27/06

Abstract: L'invention porte sur un procédé de fabrication au sein d'un circuit intégré (CI) d'un condensateur ayant au moins deux tranchées capacitives (3a, 3b) s'étendant au sein d'un matériau diélectrique, caractérisé par le fait qu'on réalise une couche métallique (1a) noyée dans ledit matériau diélectrique, on grave le matériau diélectrique avec arrêt sur ladite couche métallique (1a) de façon à former lesdites tranchées (3a, 3b) et on dépose une couche de matériau conducteur formant l'électrode inférieure (4a) du condensateur, au moins sur les flancs desdites tranchées et au contact de ladite couche métallique (1a), ainsi qu'un circuit intégré comprenant un tel condensateur.