半导体开关元件
    11.
    发明公开

    公开(公告)号:CN109075197A

    公开(公告)日:2018-12-21

    申请号:CN201680082528.5

    申请日:2016-12-26

    Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括:第二导电类型底部区,其与所述沟槽的底表面处的所述栅极绝缘层接触;以及第一导电类型第二半导体区,其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括:第一底部区,其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触,并且从所述底表面延伸到第一位置;以及第二底部区,其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触,并且从所述底表面延伸到比所述第一位置更低的第二位置。

    半导体装置
    12.
    发明公开

    公开(公告)号:CN107112360A

    公开(公告)日:2017-08-29

    申请号:CN201580061372.8

    申请日:2015-08-03

    Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

    半导体装置
    14.
    发明公开

    公开(公告)号:CN104465719A

    公开(公告)日:2015-03-25

    申请号:CN201410487147.8

    申请日:2014-09-22

    Abstract: 本发明提供一种半导体装置(10),其包括半导体基板(11),所述半导体基板具有元件区域(12)以及终端区域(14)。元件区域包括:第一体区域(36a,38),其具有第一导电类型;第一漂移区(32),其具有第二导电类型;以及第一浮动区域(34),其具有第一导电类型。终端区域包括场限环区域(41)、第二漂移区(32b)以及第二浮动区域(37)。场限环区域具有第一导电类型并围绕元件区域。第二漂移区具有所述第二导电类型,并与场限环区域相接触且围绕场限环区域。所述第二浮动区域具有第一导电类型并被第二漂移区围绕。所述第二浮动区域围绕元件区域。至少一个所述第二浮动区域相对于最接近所述元件区域的一个场限环区域而被置于元件区域侧。

    开关元件
    15.
    发明公开
    开关元件 审中-实审

    公开(公告)号:CN117855272A

    公开(公告)日:2024-04-09

    申请号:CN202311237295.X

    申请日:2023-09-25

    Inventor: 斋藤顺

    Abstract: 开关元件具有源极电极(48)和在设置于半导体基板(12)的多个沟槽(20)内配置的栅极电极(42)。在将各沟槽的长度方向设为第一方向且第二方向与所述第一方向交叉时,各沟槽以满足如下的条件的方式一边向第二方向位移一边沿着第一方向延伸,所述的条件是:由相邻的沟槽夹持的半导体区域即各沟槽间区域(30)具有多个窄幅部(31)和与窄幅部相比在第二方向上的宽度更宽的多个宽幅部(32);以及在半导体基板的上表面上窄幅部与宽幅部沿着第一方向交替地配置且窄幅部与宽幅部隔着沟槽沿着第二方向交替地配置。源极区域(50)跨窄幅部和宽幅部地分布,在宽幅部内与源极电极相接。

    半导体开关元件
    16.
    发明授权

    公开(公告)号:CN109075196B

    公开(公告)日:2021-09-03

    申请号:CN201680082465.3

    申请日:2016-12-26

    Abstract: 提供了一种沟槽栅半导体开关元件。该元件的半导体衬底包括:第二导电类型的底部区,其在沟槽的底表面处与栅极绝缘层接触;以及第一导电类型的第二半导体区,其从与体区的下表面接触的位置延伸到与底部区的下表面接触的位置,并且在体区的下侧与栅极绝缘层接触。底部区包括:低浓度区,其在底表面之中的位于沟槽在纵向上的端部处的第一范围中与栅极绝缘层接触;以及高浓度区,其在底表面之中的与第一范围相邻的第二范围中与栅极绝缘层接触。

    半导体装置
    17.
    发明授权

    公开(公告)号:CN107112360B

    公开(公告)日:2020-05-01

    申请号:CN201580061372.8

    申请日:2015-08-03

    Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

    绝缘栅型半导体装置、以及绝缘栅型半导体装置的制造方法

    公开(公告)号:CN106463523B

    公开(公告)日:2019-05-10

    申请号:CN201580018795.1

    申请日:2015-02-10

    Abstract: 本发明涉及一种绝缘栅型半导体装置,其具有半导体基板、表面电极、以及背面电极,并且对表面电极与背面电极之间进行开关,且该绝缘栅型半导体装置具有:第一外周沟槽,其被形成在半导体基板的表面上;第二外周沟槽,其被形成在半导体基板的表面上,并与第一外周沟槽相比而较深;第二导电型的第五区域,其露出于第一外周沟槽的底面上;第二导电型的第六区域,其露出于第二外周沟槽的底面上,且表面侧的端部与第五区域的背面侧的端部相比而位于背面侧;第一导电型的第七区域,其使第五区域与第六区域分离。

    半导体装置
    19.
    发明授权

    公开(公告)号:CN105556668B

    公开(公告)日:2017-09-01

    申请号:CN201380079133.6

    申请日:2013-08-26

    Abstract: 本发明提供一种能够对二极管区域中的电压变动进行抑制的技术。半导体装置(102)作为二极管而进行工作时的发射极(148)与下部体区(166)之间的电阻值小于阳极电极(148)与下部阳极区(168)之间的电阻值。此外,发射极(148)与第二势垒区(116)之间的空穴的量少于阳极电极(148)与第一势垒区(122)之间的空穴的量。

Patent Agency Ranking