-
公开(公告)号：CN1115099A
公开(公告)日：1996-01-17
申请号：CN94113672.8
申请日：1994-10-28
Applicant: 松下电器产业株式会社
IPC: G11C11/40
Abstract: 一种半导体存储装置，其组成包括：位线，字线，单元平板电极，由MOS晶体管以及强电介质电容组成的存储单元，以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后，通过使开关元件处于导通状态，将电容与位线连接，因而位线电容值变得不确切，无法读出正确的数据。
-
公开(公告)号：CN1091544A
公开(公告)日：1994-08-31
申请号：CN93112773.4
申请日：1993-12-02
Applicant: 松下电器产业株式会社
IPC: G11C11/40 , H01L27/105
CPC classification number: G11C11/22
Abstract: 位线BL0、/BL0接读出放大器。第1MOS晶体管Qn栅极、源极和漏极分别接第1字线WL0、第1强电介质电容Cs1的第1电极和BL0，Cs1的第2电极接第1板极CP0。第2MOS晶体管Qn的栅极、源极和漏极分别接第2字线DWL0、第2电容Cd2的第1电极和/BL0，Cd2的第2电极接第2板极DCP0。第2Qn关断后DCP0的逻辑电压反转。由此，采用强电介质的半导体存储装置可进行存储电容初始化，而且功耗不集中，能高速读出。
-
公开(公告)号：CN1319173C
公开(公告)日：2007-05-30
申请号：CN02822917.7
申请日：2002-11-18
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/10
CPC classification number: H01L23/5222 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的半导体装置，在形成于半导体基板上的第1配线层中，相邻的配线按照第1配线、第1屏蔽配线的顺序排列，而且在半导体配线基板上形成的第2配线层中，相邻的配线分别按照第2屏蔽配线、第2配线的顺序排列，以与第1配线层的第1配线、第1屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。
-
公开(公告)号：CN1822228A
公开(公告)日：2006-08-23
申请号：CN200610003714.3
申请日：2006-02-05
Applicant: 松下电器产业株式会社
IPC: G11C16/02
CPC classification number: G11C11/4076 , G11C7/1051 , G11C7/1063 , G11C2207/229
Abstract: 提供一种与SRAM兼容并且能够进行高速数据传输操作同时保持数据可靠性的半导体存储器件。当外部芯片使能信号XCE执行下降转换时开始访问存储核心6。同时，接收外部写使能信号XWE和外部地址信号ADD，并且选择与所接收的外部地址信号ADD相应的存储核心6中的存储单元1。当完成从存储单元1读出数据或将数据写入存储单元1时，根据外部芯片使能信号XCE的上升转换或外部写使能信号XWE的上升转换激活重写定时器7，用于执行存储单元1的数据重写。
-
公开(公告)号：CN1700600A
公开(公告)日：2005-11-23
申请号：CN200510072790.5
申请日：2005-05-20
Applicant: 松下电器产业株式会社
Inventor： 平野博茂
IPC: H03K19/0185 , H03K19/0175
CPC classification number: H03K3/012 , H03K3/356113 , H03K3/356165 , H03K17/102
Abstract: 本发明提供一种电压电平变换电路，可以较低的低电源电压VDD2使将具有与高电源电压VDD1对应的逻辑电压电平的输入信号变换为具有与低电源电压VDD2对应的逻辑电压电平的信号后输出的电压电平变换电路动作。该变换电路具有将VDD1系统的输入信号变换为VDD2系统信号的电平变换部和使电平变换后的输入信号反相后输出的否定电路，构成电平变换部的VDD1系统的两个否定电路的输出仅输入电平变换部的两个耐高压晶体管中，向电平变换部的两个耐低压晶体管输入具有与低电源电压VDD2对应的逻辑电压电平的信号，还向电平变换部后级的否定电路仅输入由电平变换部进行了电平变换后的输入信号。
-
Patent Agency Ranking
公开(公告)号：CN1700473A
公开(公告)日：2005-11-23
申请号：CN200510072630.0
申请日：2005-05-16
Applicant: 松下电器产业株式会社
IPC: H01L27/10 , H01L27/105 , G11C11/22
CPC classification number: G11C11/22
Abstract: 一种铁电体存储装置，包括使用铁电体电容器存储数据的标准单元、产生基准电位的参考单元、把标准单元和基准电位的电位差放大的读出放大器、控制标准单元和参考单元和读出放大器的控制电路，把标准单元的字线(WL)非活性化，把第一铁电体电容器从第一位线(BL1)断开后，把位线预充电控制线活性化，通过驱动第一位线预充电电路(7)，把第一位线(BL1)放电。
-
公开(公告)号：CN1589498A
公开(公告)日：2005-03-02
申请号：CN02822917.7
申请日：2002-11-18
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , H01L21/8242 , H01L27/10
CPC classification number: H01L23/5222 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的半导体装置，在形成于半导体基板上的第1配线层中，相邻的配线按照第1配线、第1屏蔽配线的顺序排列，而且在半导体配线基板上形成的第2配线层中，相邻的配线分别按照第2屏蔽配线、第2配线的顺序排列，以与第1配线层的第1配线、第1屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。
-
公开(公告)号：CN1096680C
公开(公告)日：2002-12-18
申请号：CN94113672.8
申请日：1994-10-28
Applicant: 松下电器产业株式会社
IPC: G11C11/40
Abstract: 一种半导体存储装置，其组成包括：位线，字线，单元平板电极，由MOS晶体管以及强电介质电容组成的存储单元，以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后，通过使开关元件处于导通状态，将电容与位线连接，因而位线电容值变得不确切，无法读出正确的数据。
-
公开(公告)号：CN102324419A
公开(公告)日：2012-01-18
申请号：CN201110302929.6
申请日：2008-03-12
Applicant: 松下电器产业株式会社
CPC classification number: H01L23/585 , H01L23/562 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。
-
公开(公告)号：CN100501867C
公开(公告)日：2009-06-17
申请号：CN200610003714.3
申请日：2006-02-05
Applicant: 松下电器产业株式会社
IPC: G11C16/02
CPC classification number: G11C11/4076 , G11C7/1051 , G11C7/1063 , G11C2207/229
Abstract: 提供一种与SRAM兼容并且能够进行高速数据传输操作同时保持数据可靠性的半导体存储器件。当外部芯片使能信号XCE执行下降转换时开始访问存储核心6。同时，接收外部写使能信号XWE和外部地址信号ADD，并且选择与所接收的外部地址信号ADD相应的存储核心6中的存储单元1。当完成从存储单元1读出数据或将数据写入存储单元1时，根据外部芯片使能信号XCE的上升转换或外部写使能信号XWE的上升转换激活重写定时器7，用于执行存储单元1的数据重写。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.034 seconds)
