公开(公告)号：CN100437819C

公开(公告)日：2008-11-26

申请号：CN200510072630.0

申请日：2005-05-16

Applicant: 松下电器产业株式会社

Inventor： 山冈邦吏 ,  平野博茂 ,  五宝靖 ,  岩成俊一 ,  村久木康夫 ,  坂上雅彦 ,  中熊哲治 ,  三木隆

IPC: G11C11/22 ,  H01L27/10 ,  H01L27/105

CPC classification number: G11C11/22

Abstract: 一种铁电体存储装置，包括使用铁电体电容器存储数据的标准单元、产生基准电位的参考单元、把标准单元和基准电位的电位差放大的读出放大器、控制标准单元和参考单元和读出放大器的控制电路，把标准单元的字线(WL)非活性化，把第一铁电体电容器从第一位线(BL1)断开后，把位线预充电控制线活性化，通过驱动第一位线预充电电路(7)，把第一位线(BL1)放电。

公开(公告)号：CN101290912A

公开(公告)日：2008-10-22

申请号：CN200810083557.0

申请日：2008-03-12

Applicant: 松下电器产业株式会社

Inventor： 竹村康司 ,  平野博茂 ,  伊藤丰 ,  佐野光 ,  小池功二

IPC: H01L23/00 ,  H01L23/522 ,  H01L23/58 ,  H01L21/00 ,  H01L21/768

CPC classification number: H01L23/585 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。

公开(公告)号：CN1783499A

公开(公告)日：2006-06-07

申请号：CN200510129044.5

申请日：2005-11-30

Applicant: 松下电器产业株式会社

Inventor： 三木隆 ,  平野博茂

IPC: H01L27/105 ,  H01L23/528

CPC classification number: H01L27/11502 ,  H01L23/564 ,  H01L27/11507 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体存储装置，具有多层布线，提高电容器的氢阻挡性、且可缓和应力对电容器造成的不良影响，抑制电容器的特性劣化。该半导体存储装置(100a)，具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列(Am)，具有：在上述存储单元阵列上形成的构成字线衬里布线(6a)和板线衬里布线(6b)的第一布线层；和在上述第一布线层的上层上形成的构成位线衬里布线(7)的第二布线层，且由第一及第二布线层构成的多层布线的结构为：在上述存储单元阵列上上述第一布线层所占的面积比在该存储单元阵列上上述第二布线层所占的面积大。

公开(公告)号：CN1781191A

公开(公告)日：2006-05-31

申请号：CN200480011196.9

申请日：2004-04-26

Applicant: 松下电器产业株式会社

Inventor： 平野博茂

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 本发明提供一种铁电体存储装置(101)，具有多个由存储单元晶体管和存储单元电容器构成的存储单元，其中，各存储单元电容器(101a)是由对各存储单元电容器每个都独立的下部电极(2)，在该下部电极(2)上形成的铁电体层(3)以及在该铁电体层(3)上形成的由多个共同连接而形成平板电极的上部电极(4)构成的，上部电极的宽度小于铁电体层的宽度。在本发明涉及的铁电体存储装置中，通过使上部电极的宽度小于铁电体层的宽度，可以防止上部电极和下部电极之间的漏电，结果，可以在不导致上部电极和下部电极之间发生漏电的情况下缩小存储单元电容器的配置间隔，可以实现更小的存储单元尺寸。

公开(公告)号：CN1117192A

公开(公告)日：1996-02-21

申请号：CN94116280.X

申请日：1994-09-22

Applicant: 松下电器产业株式会社

Inventor： 中根譲治 ,  椋木敏夫 ,  森脇信行 ,  角辰己 ,  平野博茂 ,  中熊哲治

IPC: G11C11/34

CPC classification number: G11C7/1006

Abstract: 一种半导体存贮装置，包括多个存贮单元、将从该存贮单元读出的数据反相后再写入存贮单元的反相再写入构件，存贮有在再写入时是否将从存贮单元读出的数据作了反相的判定用数据存贮构件，根据来自判定用数据存贮器的输出判定是将从存贮单元读出的数据反相后输出或是不反相便输出的判定构件。利用这些构件能减少加于写入数据“1”的存贮单元电容器的电容绝缘膜上的应力，实现长寿命化。

公开(公告)号：CN101290912B

公开(公告)日：2011-12-07

申请号：CN200810083557.0

申请日：2008-03-12

Applicant: 松下电器产业株式会社

Inventor： 竹村康司 ,  平野博茂 ,  伊藤丰 ,  佐野光 ,  小池功二

IPC: H01L23/00 ,  H01L23/522 ,  H01L23/58 ,  H01L21/00 ,  H01L21/768

CPC classification number: H01L23/585 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。

公开(公告)号：CN1669090A

公开(公告)日：2005-09-14

申请号：CN03817087.6

申请日：2003-07-22

Applicant: 松下电器产业株式会社

Inventor： 村久木康夫 ,  平野博茂

IPC: G11C7/20 ,  G11C7/10

CPC classification number: G11C7/20 ,  G11C7/1045

Abstract: 一种半导体存储器件包括含有非易失性存储单元的存储单元块(11)至(14)。存储单元块(11)至(14)包括用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区(11b)至(14b)，和用于存储对应于相应的芯片数据存储区，并且显示存储的芯片数据的有效性的通过标记的通过标记存储区(11c)至(14c)。芯片数据存储区存储相同的芯片数据。

公开(公告)号：CN1474452A

公开(公告)日：2004-02-11

申请号：CN03142593.3

申请日：1997-04-18

Applicant: 松下电器产业株式会社

Inventor： 平野博茂 ,  本多利行

IPC: H01L23/52

CPC classification number: H01L28/55 ,  H01L28/60

Abstract: 本发明是在强电介质存储器件中，可以缓和构成强电介质电容器110a1～110a3，110b1～110b3的下部电极111a，111b及该下部电极的热应力对在其上边形成的强电介质层113的影响，并以此来抑制连接到上述下部电极上的其它的布线106a1、106a2等因该下部电极的热应力而产生断线或者下部电极加在上述强电介质层上的热应力而引起的强电介质电容器的特性离散或特性变动。其方案是把上述下部电极111a和111b做成为如下的构造：在多个部位进行弯曲使得其平面形状变成为锯齿状，而且，分割成多个布线部分111a1、111a2和111b1、111b2。

公开(公告)号：CN1129910C

公开(公告)日：2003-12-03

申请号：CN95103487.1

申请日：1995-03-22

Applicant: 松下电器产业株式会社

Inventor： 椋木敏夫 ,  平野博茂 ,  中根让治 ,  中熊哲治 ,  角辰己 ,  脇信行

IPC: G11C11/34 ,  G11C11/24 ,  G11C7/00

CPC classification number: G11C11/22 ,  G11C5/147 ,  G11C7/06 ,  G11C7/14 ,  G11C7/22

Abstract: 一种能正确判断数据并输出之的半导体存贮装置，它含有基准电位发生装置。该基准电位发生装置备有：2根信号线21、22；为给这两根信号线加电位而提供电荷的电荷供给装置23；连接于电荷供给装置和两信号线之间、通过第一控制信号分别提供电荷的第一连接装置24a、24b；连接于两信号线之间、通过第二控制信号将取决于供给的电荷量和各信号线的负载电容的电位平均后断开两信号线的第二连接装置25。

公开(公告)号：CN1092335C

公开(公告)日：2002-10-09

申请号：CN96190936.6

申请日：1996-08-14

Applicant: 松下电器产业株式会社

Inventor： 平野博茂 ,  浅利康二 ,  角辰己

IPC: G01R19/165 ,  H03K17/22 ,  G05F1/10

CPC classification number: H03K17/223 ,  G01R19/0084 ,  G01R19/155 ,  G01R19/16538 ,  G06F1/28 ,  G11C5/143 ,  G11C8/08 ,  G11C11/22

Abstract: 本发明包括一栅极与漏极连接至第一节点的第一MOS晶体管，一栅极和漏极分别连接至第一节点与一第三节点的第二MOS晶体管，一连接于第一节点与一第二节点之间的第一电阻元件，一连接于第二节点与一地电压端之间的第二电阻元件，一第一非门电路以及一第二非门电路。因而，本发明能够以低功耗，在一稳定的条件下检测电压。