公开(公告)号：CN107452691A

公开(公告)日：2017-12-08

申请号：CN201710276033.2

申请日：2017-04-25

Applicant: TDK株式会社

Inventor： 川畑贤一

IPC: H01L23/29 ,  H01L23/552

Abstract: 本说明书中所涉及的电子电路封装具备：基板，其具有电源图案；电子部件，其搭载于上述基板的表面；磁性铸模树脂，其以埋入上述电子部件的方式覆盖上述基板的上述表面并且由包含热固化性树脂材料以及磁性填料的复合磁性材料构成；金属膜，其连接于上述电源图案并且覆盖上述磁性铸模树脂的至少上表面。上述磁性铸模树脂的体积电阻值为1010Ω以上，上述磁性铸模树脂的上述上表面与上述金属膜的界面处的电阻值为106Ω以上。

公开(公告)号：CN107424961A

公开(公告)日：2017-12-01

申请号：CN201710210248.4

申请日：2017-03-31

Applicant: TDK株式会社

Inventor： 川畑贤一

IPC: H01L23/29 ,  H01L23/552

Abstract: 本发明的目的在于提供一种将热膨胀系数低的复合磁性密封材料作为铸模材料来进行使用的电子电路封装。本发明所涉及的电子电路封装的特征在于：具备基板、被搭载于所述基板表面的电子元件、以埋入所述电子元件的形式覆盖所述基板所述表面的磁性铸模树脂。所述磁性铸模树脂具备树脂材料、被调配到所述树脂材料并且调配比为30～85体积％的磁性填料。所述填料包含在Fe中含有32～39重量％的将Ni作为主成分的磁性填料，由此，磁性铸模树脂的热膨胀系数为15ppm/℃以下。

公开(公告)号：CN101896036A

公开(公告)日：2010-11-24

申请号：CN201010250296.4

申请日：2005-09-16

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  阿部寿之 ,  胜俣正史

IPC: H05K1/02 ,  H05K3/46 ,  H05K3/42

CPC classification number: H05K1/0265 ,  C25D5/022 ,  H05K3/0032 ,  H05K3/06 ,  H05K3/064 ,  H05K3/107 ,  H05K3/108 ,  H05K3/20 ,  H05K3/243 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/0376 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2203/0384 ,  H05K2203/0542 ,  H05K2203/1476 ,  Y10T428/24917

Abstract: 多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。

公开(公告)号：CN101355850B

公开(公告)日：2010-10-20

申请号：CN200810144217.4

申请日：2008-07-25

Applicant: TDK株式会社

Inventor： 金丸善一 ,  川畑贤一

IPC: H05K1/02 ,  H05K3/46

CPC classification number: H05K3/0052 ,  H01L23/49838 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3511 ,  H05K1/0271 ,  H05K1/112 ,  H05K1/185 ,  H05K3/0097 ,  H05K3/4602 ,  H05K2201/09136 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2201/2009 ,  H05K2203/0169 ,  H05K2203/1469 ,  Y02P70/611 ,  Y10T29/49124 ,  H01L2224/82 ,  H01L2924/00

Abstract: 本发明提供一种处理容易而且可以抑制弯曲的发生的，生产率和经济性优异的集合基板及其制造方法。工作板(100)，在大致矩形状的基板(11)的一个面上具有绝缘层(21)，在绝缘层(21)的内部埋设有电子部件(41)和板状一体框(51)。板状一体框(51)，在内周壁(52a)上并排设置有多个凹部(53)，以包围多个电子部件(41)(群)的方式配置在电子部件(41)的非载置部。

公开(公告)号：CN100561734C

公开(公告)日：2009-11-18

申请号：CN200610153866.1

申请日：2006-09-14

Applicant: TDK株式会社

Inventor： 胜俣正史 ,  川畑贤一 ,  远藤敏一

IPC: H01L25/00 ,  H01L25/065 ,  H01L25/18 ,  H01L23/488

CPC classification number: H01L25/18 ,  H01L23/5386 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0655 ,  H01L2224/24137 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0298 ,  H05K1/0373 ,  H05K1/185 ,  H05K3/4688 ,  H05K2201/0715 ,  H05K2201/086 ,  H05K2201/09236 ,  H05K2201/09245 ,  H05K2201/09618 ,  H05K2201/10015 ,  H05K2201/10022 ,  H05K2201/1003 ,  H05K2201/10674

Abstract: 本发明提供一种半导体IC内设模块，该半导体IC内设模块通过以最短距离对连接半导体IC间的总线进行布线，从而实现小型薄型化以及噪音的进一步降低。所述半导体IC内设模块(100)具有：多层基板(101)，其具有第1和第2绝缘层(101a、101b)；以及嵌入在多层基板(101)内的控制器IC(102)和存储器IC(103)，在多层基板(101)的内层设有布线层(104)。布线层(104)的一部分构成总线(104X)，通过总线(104X)对控制器IC(102)和存储器IC(103)之间进行连接。控制器IC(102)和存储器IC(103)嵌入在第2绝缘层(101b)内。第1和第2绝缘层(101a、101b)的表面层分别设有第1和第2接地层(105a、105b)。

公开(公告)号：CN100527922C

公开(公告)日：2009-08-12

申请号：CN200610078609.6

申请日：2006-04-26

Applicant: TDK株式会社

Inventor： 后藤真史 ,  桑岛一 ,  川畑贤一

IPC: H05K3/46 ,  H05K3/00 ,  B23B7/00

CPC classification number: H05K3/4611 ,  B32B37/0007 ,  B32B37/0046 ,  B32B2457/08 ,  H05K3/4652 ,  H05K2201/0358 ,  H05K2203/068

Abstract: 本发明公开了一种层叠基板制造方法。在压制工艺中，将缓冲件设置在RCC上并在它们之间设置不锈钢板，使得该缓冲件的长边和短边分别与RCC的长边和短边对准。将该缓冲件的长边和短边的长度分别设计成等于或短于RCC的长边和短边的长度。通过此特征，能够减少在将RCC压制在核心件上时在周边区域内形成的RCC上的凸起。

公开(公告)号：CN1988120A

公开(公告)日：2007-06-27

申请号：CN200610168721.9

申请日：2006-12-19

Applicant: TDK株式会社

Inventor： 长瀬健司 ,  川畑贤一

IPC: H01L21/60 ,  H01L21/48 ,  H05K3/32 ,  H05K3/46

CPC classification number: H01L25/16 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/24226 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/30107 ,  H05K1/185 ,  H05K3/0044 ,  H05K3/4652 ,  H05K2201/0209 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/10674 ,  H05K2203/025 ,  H05K2203/0554 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49139 ,  Y10T29/49151 ,  Y10T29/49155

Abstract: 本发明提供一种IC内置基板的制造方法，该方法不会对嵌入到树脂层中的半导体IC芯片带来由热和加重(应力)所造成的损伤，还能应对衬垫电极数的增加和细间距化。首先，通过光刻和蚀刻来选择性地去除设于芯基板(11)的两面上的铜箔(12)，从而在芯基板(11)上形成布线和焊盘这样的导电图形(13)。接着，通过将半导体IC芯片(14)面朝上安装于芯基板(11)上的规定区域后，将其嵌入树脂薄片(16)内。然后，通过用保形加工选择性地去除形成于树脂薄片(16)的表面上的铜箔(17)，从而形成用于形成通孔的掩模图形。之后，通过以实施了保形加工的铜箔(17)为掩模的喷砂处理，形成通孔(19)。

公开(公告)号：CN1933150A

公开(公告)日：2007-03-21

申请号：CN200610153866.1

申请日：2006-09-14

Applicant: TDK株式会社

Inventor： 胜俣正史 ,  川畑贤一 ,  远藤敏一

IPC: H01L25/00 ,  H01L25/065 ,  H01L25/18 ,  H01L23/488

CPC classification number: H01L25/18 ,  H01L23/5386 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0655 ,  H01L2224/24137 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0298 ,  H05K1/0373 ,  H05K1/185 ,  H05K3/4688 ,  H05K2201/0715 ,  H05K2201/086 ,  H05K2201/09236 ,  H05K2201/09245 ,  H05K2201/09618 ,  H05K2201/10015 ,  H05K2201/10022 ,  H05K2201/1003 ,  H05K2201/10674

Abstract: 本发明提供一种半导体IC内设模块，该半导体IC内设模块通过以最短距离对连接半导体IC间的总线进行布线，从而实现小型薄型化以及噪音的进一步降低。所述半导体IC内设模块(100)具有：多层基板(101)，其具有第1和第2绝缘层(101a、101b)；以及嵌入在多层基板(101)内的控制器IC(102)和存储器IC(103)，在多层基板(101)的内层设有布线层(104)。布线层(104)的一部分构成总线(104X)，通过总线(104X)对控制器IC(102)和存储器IC(103)之间进行连接。控制器IC(102)和存储器IC(103)嵌入在第2绝缘层(101b)内。第1和第2绝缘层(101a、101b)的表面层分别设有第1和第2接地层(105a、105b)。

公开(公告)号：CN110958827B

公开(公告)日：2021-11-02

申请号：CN201910909151.1

申请日：2019-09-25

Applicant: TDK株式会社

Inventor： 山田乔 ,  柳田美幸 ,  佐藤淳 ,  川畑贤一

IPC: H05K9/00

Abstract: 本发明提供一种噪声抑制片(1)，其依次具备树脂层(2)、非磁性金属体层(3)和金属磁性体层(4)。

公开(公告)号：CN112289537A

公开(公告)日：2021-01-29

申请号：CN202010721932.0

申请日：2020-07-24

Applicant: TDK株式会社

Inventor： 北上雅敬 ,  川畑贤一

IPC: H01F1/33 ,  H01F3/08 ,  H01F41/02

Abstract: 本发明提供一种即使在进行高温环境下长时间放置的耐热试验的情况下，也能够确保高的绝缘性的复合磁性粉。复合磁性粉(2)具有包含铁的磁性粉(4)的表面被由氧化硅构成的绝缘层(6)覆盖的结构。构成绝缘层(6)的氧化硅的O/Si比为2.1以上且2.2以下。如此，由于构成绝缘层(6)的氧化硅的O/Si比在2.1以上且2.2以下被改性，因此能够抑制磁性粉(4)中所包含的铁的扩散。因此，即使在进行高温环境下长时间放置的耐热试验的情况下，也能够充分地确保绝缘层(6)的绝缘性。