公开(公告)号：CN1706032A

公开(公告)日：2005-12-07

申请号：CN200480001390.9

申请日：2004-04-20

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真

IPC: H01L21/265

CPC classification number: H01L21/266 ,  H01L21/046 ,  H01L21/0465

Abstract: 本发明的目的在于，提供一种使以高能量加速离子而进行的离子注入成为可能的、且能够向半导体基板(1、101)特别是SiC半导体基板以选择区域的方式简便地进行足够深度的杂质注入的半导体装置的制造方法。为此，本发明的半导体装置的制造方法，包括：在半导体基板(101)的表面上形成包含聚酰亚胺树脂膜(2)，或者包含SiO2膜(107a、107b)和金属薄膜(105)的掩膜层的工序；和进行杂质离子的注入的工序。

公开(公告)号：CN105789029A

公开(公告)日：2016-07-20

申请号：CN201610129950.3

申请日：2010-12-20

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  和田圭司 ,  宫崎富仁

IPC: H01L21/02 ,  H01L21/20 ,  H01L29/04 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/02008 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395

Abstract: 本发明涉及晶体管、晶体管制造方法以及衬底。公开了一种半导体器件(1)，其具有半导体层(21?25)和衬底(2)。半导体层(21?25)由碳化硅制成，并且包括电流路径的至少一部分。衬底(2)具有用于支承半导体层(21?25)的第一表面(2A)和面对第一表面(2A)的第二表面(2B)。另外，衬底(2)由具有4H型单晶结构的碳化硅制成。并且，衬底(2)具有在光致发光测量时，在500nm附近波长处的峰强度与在390nm附近波长处的峰强度的比率为0.1或更小的物理特性。所公开的方法得到具有低导通电阻的半导体器件(1)。

公开(公告)号：CN102959709B

公开(公告)日：2016-05-18

申请号：CN201180030749.5

申请日：2011-07-06

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  伊藤里美 ,  冲田恭子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L22/12 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802 ,  Y10S438/931

Abstract: 公开的碳化硅衬底（1）包括碳化硅。并且在一个主表面（1A）的法线和{03-38}面的法线到包含 方向和 方向的面的正交投影之间的角度为0.5°或更小。因此，该碳化硅衬底（1）展示出提高的半导体器件沟道迁移率和稳定特性。

公开(公告)号：CN102725849B

公开(公告)日：2015-09-09

申请号：CN201080003308.1

申请日：2010-01-27

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  原田真

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28008 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7813

Abstract: 提供了一种碳化硅半导体器件(1)，所述碳化硅半导体器件(1)包括半导体层(12)，其由碳化硅制成并具有带沟槽(20)的表面(12a)，所述沟槽(20)具有由以相对于{0001}面不小于50°且不大于65°的范围内的角度倾斜的晶面形成的侧壁(19)；以及绝缘膜(13)，其形成为接触所述沟槽(20)的所述侧壁(19)。在从所述沟槽(20)的所述侧壁(19)与所述绝缘膜(13)之间的界面起10nm的区域中的氮浓度的最大值不小于1×1021cm-3，并且所述半导体器件具有在所述沟槽(20)的所述侧壁(19)内的、相对于与 方向正交的方向±10°的范围内的沟道方向。还提供了一种碳化硅半导体器件的制造方法。

公开(公告)号：CN102652362B

公开(公告)日：2015-07-08

申请号：CN201180004823.6

申请日：2011-07-14

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  穗永美纱子 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/66068 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/6606 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/8613 ,  H01L29/868

Abstract: 提供了一种能够稳定地展示其性质并且具有高质量半导体器件以及用于生产该半导体器件的工艺。半导体器件包括具有主表面的衬底（1）以及形成在衬底（1）的主表面上并且每一个均具有相对于主表面倾斜的侧表面的碳化硅层（2-5）。侧表面基本上包含面[03-3-8]。该侧表面包含沟槽区域。

公开(公告)号：CN102652361B

公开(公告)日：2015-05-13

申请号：CN201080055687.9

申请日：2010-01-19

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  原田真

IPC: H01L29/12 ,  H01L21/205 ,  H01L21/318 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02609 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 提供了一种碳化硅半导体器件（1,100），其包括：半导体层（12），该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角倾斜的表面（12a）；和绝缘膜（13），形成为与半导体层（12）的表面（12a）相接触。在距半导体层（12）和绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且半导体器件具有在相对于与半导体层（12）的表面（12a）中的 方向正交的方向±10°的范围内的沟道方向。还提供了制造这种碳化硅半导体器件的方法。

公开(公告)号：CN103946431A

公开(公告)日：2014-07-23

申请号：CN201280053966.0

申请日：2012-10-30

Applicant: 住友电气工业株式会社

Inventor： 本家翼 ,  原田真

IPC: C30B29/36 ,  H01L21/336 ,  H01L21/66 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L22/10 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/049 ,  H01L22/12 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 一种制造碳化硅半导体器件(100)的方法，包括以下步骤。制备具有第一主表面(1)以及第二主表面(2)的碳化硅衬底(80)。在第一主表面(1)上形成电极(112)。碳化硅衬底(80)具有六方晶体结构。第一主表面(1)相对于{0001}面具有±8°或更小的偏离角(OA)。第一主表面(1)具有这种性质：当用具有等于或大于碳化硅的带隙的能量的激发光(LE)照射时，以1×104cm-2或更小的密度在第一主表面(1)中产生在750nm或更大的波长范围内的发光区(3)。由此可以提升碳化硅半导体器件(100)的良率。

公开(公告)号：CN102150271B

公开(公告)日：2014-06-11

申请号：CN201080002563.4

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/318 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/94

Abstract: 一种MOSFET？1，包括：碳化硅(SiC)衬底(2)，所述碳化硅(SiC)衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在SiC衬底(2)的主表面上；和绝缘膜(26)，所述绝缘膜(26)形成为与半导体层(21)的表面接触。该MOSFET？1具有不大于0.4V/Decade的亚阈值斜率。

公开(公告)号：CN101960575B

公开(公告)日：2013-08-28

申请号：CN200980107202.3

申请日：2009-12-11

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  玉祖秀人 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/417 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083

Abstract: JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。

公开(公告)号：CN102017159B

公开(公告)日：2013-06-12

申请号：CN200980113893.8

申请日：2009-02-03

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  津守将斗

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/04 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0262 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/8611

Abstract: 提供一种具有缺陷密度减少的有源层的碳化硅半导体器件及其制造方法，该有源层形成在由碳化硅制成的衬底上。半导体器件(1)包括：衬底(2)，其由碳化硅制成且相对于面取向{0001}具有不小于50°且不大于65°的偏离角；缓冲层(21)；以及外延层(3)，p型层(4)和n+区(5、6)中的每个用作有源层。缓冲层(21)由碳化硅制成且形成在衬底(2)上。有源层由碳化硅制成且形成在缓冲层(21)上。微管密度在有源层中比在衬底(2)中低。在有源层中的柏格矢量的方向对应于[0001]的位错的密度比在衬底(2)中的高。在形成缓冲层的步骤(S20)中的膜形成条件是：原料气体的成分和流速被确定成使得在用于形成缓冲层(21)的原料气体中的表示碳原子与硅原子比率的C/Si比率的值小于形成有源层(3-6)的步骤(S30)中的C/Si比率的值。