配线电路基板及其制造方法

    公开(公告)号:CN1979673B

    公开(公告)日:2011-04-06

    申请号:CN200610166742.7

    申请日:2006-12-07

    Abstract: 为了提供通过简单的层结构,可以高精度地形成绝缘层并减低传输损失,同时防止在接地层及定位标记层与绝缘层之间产生的离子迁移现象的发生,使接地层及定位标记层与绝缘层的粘合性和导体的导电性提高,长期可靠性良好的配线电路基板及其制造方法,采用如下的工序:准备金属支持基板,在金属支持基板上形成第1金属薄膜,在第1金属薄膜上以布图形成抗蚀膜,在从抗蚀膜暴露出来的第1金属薄膜上同时形成接地层及定位标记层;接着,在接地层及定位标记层上形成第2金属薄膜后,除去抗蚀膜;然后,在包含第2金属薄膜的上表面的第1金属薄膜上形成绝缘层,在绝缘层上形成导体布图。

Patent Agency Ranking